第十五~十六次课同步时序电路设计

1、目的与要求：目的与要求： 1. 1. 掌握同步时序电路的设计方法掌握同步时序电路的设计方法2. 2. 通过举例、做练习掌握方法。通过举例、做练习掌握方法。重点与难点：重点与难点：1. 1. 同步时序电路的状态设定、状态化简、状态分配同步时序电路的状态设定、状态化简、状态分配2. 2. 同步时序电路设计中驱动方程的求解同步时序电路设计中驱动方程的求解3. 3. 能否自启动的判断能否自启动的判断设计步骤：设计步骤：1根据设计要求，设定状态，画出根据设计要求，设定状态，画出原始状态转换图原始状态转换图。2状态化简状态化简3状态分配，列出状态转换编码表状态分配，列出状态转换编码表4选择触发器的类型，求

2、出状态方程、驱动方程、输出方程选择触发器的类型，求出状态方程、驱动方程、输出方程5根据驱动方程和输出方程画逻辑图。根据驱动方程和输出方程画逻辑图。 6检查电路有无自启动能力检查电路有无自启动能力同步时序逻辑电路设计同步时序逻辑电路设计 同步时序电路的设计是分析的逆过程。是根据对设计要求同步时序电路的设计是分析的逆过程。是根据对设计要求分析得到的分析得到的状态图状态图，设计出同步时序逻辑电路的过程。，设计出同步时序逻辑电路的过程。1. 1. 建立原始状态图建立原始状态图 原始状态图：直接从设计命题的文字描述得到的状态图。原始状态图：直接从设计命题的文字描述得到的状态图。 状态图和状态表能反映同步

3、时序电路的状态图和状态表能反映同步时序电路的逻辑功能逻辑功能，所以，所以它是设计同步时序电路的依据。它是设计同步时序电路的依据。 建立原始状态图的步骤：建立原始状态图的步骤： l 假定一个假定一个初态初态S0 。l 从从S0出发，每加入一个要记忆的出发，每加入一个要记忆的输入信号输入信号，就用其，就用其次态次态“记忆记忆”，并标出相应的，并标出相应的输出值输出值。（该次态可能是（该次态可能是S0本身，也可能是另一个已有的状态，也可本身，也可能是另一个已有的状态，也可能是新增的状态。）能是新增的状态。）l 重复重复直到直到没有新的状态没有新的状态出现，并且从每个状态出发，输入出现，并且从每个状态

4、出发，输入的各种可能取值引起的状态转移一一考虑。的各种可能取值引起的状态转移一一考虑。 例例1. 按下图作出按下图作出101序列检测器的序列检测器的Mealy型原始状态图和状型原始状态图和状态表。（当输入序列出现态表。（当输入序列出现101时，输出时，输出Z=1，否则，否则Z=0） 解：电路必须记住解：电路必须记住1、10、101三种输入情况，因此把需要三种输入情况，因此把需要记忆的每一种输入情况与电路的一个状态相对应。记忆的每一种输入情况与电路的一个状态相对应。假定电路的初始状态为假定电路的初始状态为S0：1）输入）输入X=1，电路状态由，电路状态由S0转移到转移到S1，输出，输出Z=0；

5、2）再输入）再输入X=0，电路状态由，电路状态由S1转移到转移到S2，输出，输出Z=0； 3）接着输入）接着输入X=1，电路状态由，电路状态由S2转移到转移到S3，输出，输出Z=1。 由此可得部分状态图。由此可得部分状态图。( (只考虑了输入只考虑了输入“101”的情况，的情况，实际上当电路处于某一状态时，输入实际上当电路处于某一状态时，输入X可能为可能为1，也可能为，也可能为0。因此这个状态图是不完整的，称部分原始状态图。因此这个状态图是不完整的，称部分原始状态图。) ) 110110114 4）由部分原始状态图，对每个状态进行分析得到）由部分原始状态图，对每个状态进行分析得到完整的原始完整

6、的原始状态图状态图，根据原始状态图可得到，根据原始状态图可得到原始状态表原始状态表。 p当电路处于初始状态当电路处于初始状态S0，若输入为，若输入为0，电路应停留在，电路应停留在S0，因，因为为“101”序列不是从序列不是从0开始。开始。p当电路处于当电路处于S1态时态时（已经收到（已经收到1序列），序列），若输入为若输入为1，状态，状态应保持应保持S1，因为它可能是下一个，因为它可能是下一个“101”的开始。的开始。p当电路处于当电路处于S2态时（已经收到态时（已经收到10序列），若输入为序列），若输入为0，则不，则不是要检测的序列，电路返回到是要检测的序列，电路返回到S0态，准备重新开始检

7、测态，准备重新开始检测101序列。序列。p当电路处于当电路处于S3态时态时（已经收到（已经收到101序列），序列），若输入为若输入为1，则，则可能是另一个可能是另一个101的开始，应转移到的开始，应转移到S1态；若输入为态；若输入为0，从给，从给定的典型输入输出序列看，已输入序列定的典型输入输出序列看，已输入序列101中最后的中最后的“1”可可能是新的能是新的101序列中的第一个序列中的第一个1，因此状态应从，因此状态应从S3转移到转移到S2，而不是转移到而不是转移到S0。通过上述分析，就可得到完整的原始状态图。通过上述分析，就可得到完整的原始状态图。原始状态图的画法举例原始状态图的画法举例例

8、例1、某序列检测器有一个输入端、某序列检测器有一个输入端X和一个输出端和一个输出端Z。输入。输入端端X输入一串随机的二进制代码，当输入序列中出现输入一串随机的二进制代码，当输入序列中出现011时，输出时，输出Z产生一个产生一个1输出，否则输出，否则Z输出输出0。试做出该序列。试做出该序列检测器的原始状态图。（检测器的原始状态图。（mealy型实现）型实现）S0S1S2S31/00/01/11/00/00/01/00/0 完全确定状态表：完全确定状态表：状态表中的次态和输出状态表中的次态和输出都有确定状态和确定的都有确定状态和确定的输出值。输出值。 例例2、设计一个用于引爆控制的同步时序电路，该

9、电路有、设计一个用于引爆控制的同步时序电路，该电路有一个输入端一个输入端X和一个输出端和一个输出端Z。平时输入。平时输入X始终为始终为0，一旦，一旦需要引爆，则从需要引爆，则从X连续输入连续输入4个个1信号（不被信号（不被0间断），电间断），电路收到第路收到第4个个1后在输出端后在输出端Z产生一个产生一个1信号点火引爆，该信号点火引爆，该电路连同引爆装置一起被炸毁。试建立该电路的电路连同引爆装置一起被炸毁。试建立该电路的mealy型型状态图。状态图。S0S1S2S31/01/01/00/01/1d 不完全确定状态表：不完全确定状态表：存在任意项的状态表。存在任意项的状态表。2.状态化简状态化简

10、 从原始状态表中消去冗余状态，得到最小化状态表的过程。从原始状态表中消去冗余状态，得到最小化状态表的过程。即使状态表不仅能表征逻辑命题的全部要求，且状态数又最少。即使状态表不仅能表征逻辑命题的全部要求，且状态数又最少。1 1）完全确定状态表的化简）完全确定状态表的化简（建立在（建立在“状态等效状态等效”的概念上）的概念上） l等效状态等效状态：对所有：对所有可能的输入序列可能的输入序列，分别从状态，分别从状态S1和和S2出发，出发，所得到的所得到的输出响应序列完全相同输出响应序列完全相同，并且次态符合一定要求，则，并且次态符合一定要求，则S1、S2等效，或称等效，或称S1、S2是等效对，记作是

11、等效对，记作( (S1，S2) )。等效状态可以。等效状态可以合并。合并。 l等效状态的传递性等效状态的传递性：若：若( (S1，S2) )、( (S2，S3),),则则( (S1，S3) )。记。记作：作：( (S1，S2) )，( (S2，S3)()(S1，S2，S3) ) l等效类等效类：彼此等效的状态集合。：彼此等效的状态集合。 l最大等效类最大等效类：不包含在其它等效类中的等效类或状态。：不包含在其它等效类中的等效类或状态。 状态化简的根本任务就是从原始状态表中找出状态化简的根本任务就是从原始状态表中找出最大等效类集最大等效类集合合。其关键是要找出原始状态表中。其关键是要找出原始状态

12、表中所有等效状态对所有等效状态对。S i和和S j等效的条件等效的条件 （1 1）其输出完全相同；）其输出完全相同；（2 2）其次态满足下列条件之一：）其次态满足下列条件之一： l l ：即在某种输入取值下，：即在某种输入取值下，Si的次态为的次态为Sj，而，而Sj的的次态为次态为Si。l ：即次态之间的关系构成闭环。如：即次态之间的关系构成闭环。如： Si，SjSk，Sl，而，而Sk，SlSi，Sj l ：如：如S1和和S2的次态对为的次态对为S3，S4，S3和和S4满足满足等效的等效的2个条件（输出完全相同，次态相同个条件（输出完全相同，次态相同/交错交错/循环）循环） 化简方法：化简方法

13、： 1 1）观察法：适用于简单状态表化简。）观察法：适用于简单状态表化简。 2 2）隐含表法：基本思想是两两比较原始状态表中的所有状）隐含表法：基本思想是两两比较原始状态表中的所有状态，找出等效状态对，再利用传递性，得到等效类和最大态，找出等效状态对，再利用传递性，得到等效类和最大等效类，合并最大等效类中的状态，得到最小化状态表。等效类，合并最大等效类中的状态，得到最小化状态表。 例例3、观察法化简下列状态表、观察法化简下列状态表例例4、隐含表法化简下列状态表、隐含表法化简下列状态表隐含表：直角三角形网格。隐含表：直角三角形网格。 横向从左到右依次标横向从左到右依次标 注注1n-1个状态名，个

14、状态名， 纵向从上到下依纵向从上到下依 次标注次标注2n个个 状态名。状态名。1解：解：1）作隐含表。）作隐含表。 2）顺序比较，寻找等效状态对。）顺序比较，寻找等效状态对。 比较结果有状态对等效、不等效、不能确定三种。等效比较结果有状态对等效、不等效、不能确定三种。等效时在相应方格填时在相应方格填“” ；不等效时在相应方格填；不等效时在相应方格填“”，不能确定时，将次态对填入相应方格不能确定时，将次态对填入相应方格CFXXXXBE解：解：1）作隐含表。）作隐含表。 2）顺序比较，寻找等效状态对。）顺序比较，寻找等效状态对。 比较结果有状态对等效、不等效、不能确定三种。等效比较结果有状态对等效

15、、不等效、不能确定三种。等效时在相应方格填时在相应方格填“” ；不等效时在相应方格填；不等效时在相应方格填“”，不能确定时，将次态对填入相应方格不能确定时，将次态对填入相应方格AB CF AE BE AE (次态循环次态循环) CF BE AE CF DG CD DE 解：解：3）关联比较，确定等效状态对关联比较，确定等效状态对所以，等效对为所以，等效对为(A,B)、(A,E)、(C,F)。它们共属两个等效类：它们共属两个等效类： (A,B,E)、(C,F)。 状态状态D，G没有与它们等效的没有与它们等效的状态，因此各自单独构成一个最状态，因此各自单独构成一个最大等效类。大等效类。原状态表中所

16、有最大等效类是：原状态表中所有最大等效类是：(A,B,E)、(C,F)、(D)、(G)解：解：4）确定最大等效类，作最小化状态表确定最大等效类，作最小化状态表。2 2）不完全确定状态表的化简）不完全确定状态表的化简（建立在（建立在“状态相容状态相容”的概念上）的概念上） 相容状态相容状态：对所有的：对所有的有效输入序列有效输入序列（长度和结构任意），分（长度和结构任意），分别从状态别从状态S1和和S2出发，所得到的出发，所得到的输出输出响应序列（除不确定的响应序列（除不确定的那些位之外）是那些位之外）是完全相同完全相同的，的，并且次态符合一定要求，并且次态符合一定要求，则则S1和和S2相容，或

17、称相容，或称S1、S2是相容对，记作（是相容对，记作（S1，S2）。）。 相容状态相容状态无无传递性传递性：若：若S1，S2相容，相容，S2，S3相容，但相容，但S1，S3不一定相容。不一定相容。相容类相容类：所有状态之间都是两两相容的状态集合。：所有状态之间都是两两相容的状态集合。 最大相容类最大相容类：不包含在其它相容类中的相容类。：不包含在其它相容类中的相容类。 相容的条件：相容的条件：（1 1）输出完全相同，或者其中的一个）输出完全相同，或者其中的一个( (或或2个个) )输出为任意值输出为任意值（2）次态满足下列条件之一：次态满足下列条件之一： 次态相同次态相同 次态交错次态交错 次

18、态循环次态循环 其中的一个或二个为任意状态其中的一个或二个为任意状态 次态对相容次态对相容 不完全确定状态表的化简过程分为：作不完全确定状态表的化简过程分为：作隐含表隐含表寻找寻找相容相容对对，作，作状态合并图状态合并图找找最大相容类最大相容类，作，作最小化状态表最小化状态表3个个步骤。步骤。 状态合并图状态合并图：将将不完全确定状态表的状态以不完全确定状态表的状态以“点点”的形式均的形式均匀地绘在圆周上，然后把所有相容对都用线段连接起来而得匀地绘在圆周上，然后把所有相容对都用线段连接起来而得到的图。因此，到的图。因此，所有点之间都有连线的多边形就构成一个最所有点之间都有连线的多边形就构成一个

19、最大相容类大相容类。 不完全确定状态表的化简就是寻找一个不完全确定状态表的化简就是寻找一个最小闭覆盖最小闭覆盖。最小闭覆盖：同时具备最小闭覆盖：同时具备最小最小、闭合闭合、覆盖覆盖三个条件的相容三个条件的相容类（包括最大相容类）集合。类（包括最大相容类）集合。最小性最小性：所选：所选相容类集合相容类集合中中相容类个数应最少相容类个数应最少。闭合性闭合性：所选：所选相容类集合相容类集合中的任一相容类，在原始状态表中的任一相容类，在原始状态表中任意输入条件下产生的中任意输入条件下产生的次态次态应该应该属于该集合属于该集合中的某一个中的某一个相容类。相容类。覆盖性覆盖性：所选：所选相容类集合相容类集

20、合应包含原始状态表的应包含原始状态表的全部状态全部状态。例例5、简化下列状态表。、简化下列状态表。解：解：1）作隐含表，寻找相容状态对。）作隐含表，寻找相容状态对。(A,B)，(A,F)，(B,C)，(B,D)，(B,E)，(B,F)(C,D)，(C,E)，(C,F)，(D,F)，(D,E)，(E,F)例例5、简化下列状态表。、简化下列状态表。解：解：1）作隐含表，寻找相容状态对。）作隐含表，寻找相容状态对。 (A,B)，(A,F)，(B,C)，(B,D)，(B,E)，(B,F) (C,D)，(C,E)，(C,F)，(D,F)，(D,E)，(E,F) 2）作状态合并图，求最大相容类。作状态合并

21、图，求最大相容类。 (A,B,F)，(B,C,D,E,F)3）作最小化状态表）作最小化状态表 可任选一组能覆盖原始状态所有可任选一组能覆盖原始状态所有状态的相容类来作闭覆盖表。状态的相容类来作闭覆盖表。3）作最小化状态表）作最小化状态表 如若选择（如若选择（A，B，F）和（和（B，C，D，E，F）作闭覆盖作闭覆盖表。可以看出这两个相容类集合覆盖了原始状态表的全部状表。可以看出这两个相容类集合覆盖了原始状态表的全部状态，而且每个最大相容类在任何一种输入情况下的次态组合态，而且每个最大相容类在任何一种输入情况下的次态组合完全属于最大相容类集合中的一个相容类。因此满足闭合和完全属于最大相容类集合中的

22、一个相容类。因此满足闭合和覆盖条件。此外最大相容类的数目已最少，满足最小条件。覆盖条件。此外最大相容类的数目已最少，满足最小条件。3）作最小化状态表）作最小化状态表 选择（选择（A，B，F）和（和（B，C，D，E，F）作闭覆盖表。作闭覆盖表。闭覆盖表画法是：在表的闭覆盖表画法是：在表的左边左边自上而下列出所选自上而下列出所选相容类相容类，表，表的的中间覆盖部分中间覆盖部分自左到右列出自左到右列出全部状态全部状态，表的，表的右边闭合部分右边闭合部分列出各相容类在输入各种取值组合下的列出各相容类在输入各种取值组合下的次态组合次态组合。 3）作最小化状态表）作最小化状态表 若用若用A代替状态代替状态

23、A、B、F；C代替状态代替状态B、C、D、E、F, ,可可得得最小化状态表：最小化状态表：3.状态编码（状态分配）状态编码（状态分配） 状态编码就是给最小化状态表中的每个字母或数字表示的状态编码就是给最小化状态表中的每个字母或数字表示的状态状态指定一个指定一个二进制代码二进制代码，形成二进制状态表。，形成二进制状态表。编码的目的：用触发器实现状态表。编码的目的：用触发器实现状态表。 编码的任务：确定编码的长度（二进制位数或）；寻找一种最编码的任务：确定编码的长度（二进制位数或）；寻找一种最佳或接近最佳的状态分配方案。佳或接近最佳的状态分配方案。最小化状态表的状态数最小化状态表的状态数N与状态编

24、码长度与状态编码长度n的关系：的关系： 编码方案将会影响输出函数、激励函数的表达式，从而影编码方案将会影响输出函数、激励函数的表达式，从而影响电路的复杂程度。响电路的复杂程度。nnN221状态分配的基本原则状态分配的基本原则 1 1）在）在相同输入相同输入条件下具有条件下具有相同次态相同次态的现态，应尽可能分配的现态，应尽可能分配相邻的二进制代码相邻的二进制代码。 2 2）在）在不同输入不同输入条件下，条件下，同一现态同一现态的次态应尽可能分配的次态应尽可能分配相邻相邻的二进制代码的二进制代码。 3 3）输出完全相同输出完全相同的现态应尽可能分配的现态应尽可能分配相邻的二进制代码相邻的二进制代

25、码。 4 4）最小化状态表中）最小化状态表中出现次数最多出现次数最多的状态应的状态应分配逻辑分配逻辑0。 通常，第一条原则较重要，需优先考虑。上述原则和通常，第一条原则较重要，需优先考虑。上述原则和优先次序的考虑，目的是使次态函数和输出函数在卡诺图优先次序的考虑，目的是使次态函数和输出函数在卡诺图上上“1”的分布是相邻的，使函数表达式最简。的分布是相邻的，使函数表达式最简。例例6、对下列状态表进行状态编码。、对下列状态表进行状态编码。解：解：1）确定编码长度）确定编码长度 有有4个状态（个状态（N=4），），所以编码长度为所以编码长度为n=2。即需要两个即需要两个触发器，假设触发器状态变量为触

26、发器，假设触发器状态变量为y2和和y1。 2）确定状态分配方案确定状态分配方案原则原则1：状态：状态A、B分配相邻代码；分配相邻代码；A、C也应分配相邻代码。也应分配相邻代码。原则原则2：状态：状态C和和D、C和和A、B和和D、A和和B应分配相邻代码。应分配相邻代码。原则原则3：状态：状态A、B、C应分配相邻代码。应分配相邻代码。原则原则4：状态：状态A分配逻辑分配逻辑0，即，即A的编码为的编码为y2y1=00。注意：满足状态分配原则的方案注意：满足状态分配原则的方案不一定是唯一不一定是唯一的。的。4.确定激励函数和输出函数确定激励函数和输出函数 依据状态分配得到的依据状态分配得到的二进制状态

27、表二进制状态表和所选定的触发器的和所选定的触发器的激励表或次态方程求出激励表或次态方程求出激励函数表达式激励函数表达式和电路的和电路的输出函数表输出函数表达式达式。例例7.用用JK触发器实现下列二进制状态表，确定其激励函数和触发器实现下列二进制状态表，确定其激励函数和输出函数表达式。输出函数表达式。解：解：1）确定激励函数表达式）确定激励函数表达式 由二进制状态表得次态方程为：由二进制状态表得次态方程为：12121212)1(1212)1(2yXyyyXyyXyyXyXyyyXynn11)1(1221)1(2) 1 () 1 ()(yyyXyyyXynn1,1,11212KJXKyXJ112X

28、yyyZ2）确定输出函数表达式）确定输出函数表达式5.画逻辑电路图画逻辑电路图1）先画出所选的触发器，并按状态表中状态变量的顺序给先画出所选的触发器，并按状态表中状态变量的顺序给FF编号。编号。 2）根据激励函数表达式和输出函数表达式画出组合逻辑部根据激励函数表达式和输出函数表达式画出组合逻辑部分的电路图。分的电路图。 3）画出同步时钟信号线。画出同步时钟信号线。 6.检查逻辑电路能否自启动检查逻辑电路能否自启动 若设计的电路存在无效状态，应检查电路若设计的电路存在无效状态，应检查电路进入无效状进入无效状态后，能否在时钟脉冲的作用下自动返回有效状态工作态后，能否在时钟脉冲的作用下自动返回有效状

29、态工作。若能回到有效状态，则电路有自启动能力；若不能，则需若能回到有效状态，则电路有自启动能力；若不能，则需修改设计，使电路具备自启动能力。修改设计，使电路具备自启动能力。设计设计要求要求原始状原始状态图态图最简状最简状态图态图画电画电路图路图检查电路能检查电路能否自启动否自启动1246选触发器，求时选触发器，求时钟、输出、状态、钟、输出、状态、驱动方程驱动方程5状态状态分配分配3化简同步时序逻辑电路设计举例同步时序逻辑电路设计举例例例1 1、按下面状态图设计同步时序电路。、按下面状态图设计同步时序电路。 例例1 1、按下面状态图设计同步时序电路。、按下面状态图设计同步时序电路。 解：解：1

30、1）根据状态数确定触发器的数目：由状态图知，其每个）根据状态数确定触发器的数目：由状态图知，其每个状态有两个数码，故用两个触发器，其状态可用状态有两个数码，故用两个触发器，其状态可用Q Q1 1，Q Q0 0表示；表示；2 2）根据状态图列出状态表：列表时将自变量的所有组合全部）根据状态图列出状态表：列表时将自变量的所有组合全部列出来，其中列出来，其中Q Q1 1n nQ Q0 0n n=01=01的次态为不确定，其输出可看作任意项的次态为不确定，其输出可看作任意项处理。处理。 XQ1nQ0nQ1n+1Q0n+1z000000001DDd010100011110100100101ddD1101

31、10111001ddd3）选择触发器并确定各触发器的输入方程选择触发器并确定各触发器的输入方程 根据上面状态表画出根据上面状态表画出Q1n+1、Q0n+1、z的卡诺图如下：的卡诺图如下： 根据上面的卡诺图可写出触发器的次态方程为：根据上面的卡诺图可写出触发器的次态方程为： nnnnnnnnQxQxQQQQxQxQ0011010111)( 假设选择假设选择JK触发器，则将上式与触发器，则将上式与JK触发器的特征方程进行触发器的特征方程进行比较可得其驱动（激励）方程为：比较可得其驱动（激励）方程为： J0=xQ1n K0=x J1=xK1=xQ0n z 在上面的卡诺图的化简中，其结果不是唯一的，也

32、可以在上面的卡诺图的化简中，其结果不是唯一的，也可以有其它的化简结果，其有其它的化简结果，其化简的原则化简的原则是其使用的逻辑门尽可能是其使用的逻辑门尽可能少、连线最少。少、连线最少。 4）求输出函数）求输出函数 由上面的卡诺图可写出输出函数为：由上面的卡诺图可写出输出函数为： z=xQ0n 5）画出逻辑图。画出逻辑图。 6）检查该电路是否可以自启动。检查该电路是否可以自启动。 在该设计中状态在该设计中状态0101没有出现，须验证该状态能否进入有没有出现，须验证该状态能否进入有效的循环。效的循环。将将x为为0和和1及状态及状态01分别带代入上面各触发器的分别带代入上面各触发器的次态方程，如下：

33、次态方程，如下： Q Q1 1n nQ Q0 0n n=01=01、x=0 x=0时，时，z=0z=0， Q Q1 1n+1n+1Q Q0 0n+1n+1=01=01，状态不变。状态不变。 Q Q1 1n nQ Q0 0n n=01=01、x=1x=1时，时，z=1z=1， Q Q1 1n+1n+1Q Q0 0n+1n+1=10=10，状态转移。状态转移。从图上可看出该电路可以实现自启动，故设计是可行的。从图上可看出该电路可以实现自启动，故设计是可行的。1建立原始状态图建立原始状态图例例2、设计一个按自然态序变化的、设计一个按自然态序变化的7进制同步加法计数器，计进制同步加法计数器，计数规则为

34、逢七进一，产生一个进位输出。数规则为逢七进一，产生一个进位输出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序： /Y nnnQQQ012/1状态化简状态化简2状态分配状态分配3已经最简。已经最简。已是二进制状态。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程 因需用因需用3位二进制代码，选用位二进制代码，选用3个个CP下降沿触发的下降沿触发的JK触触发器，分别用发器，分别用FF0、FF1、FF2表示。表示。由于要求采用同步方案，故时钟方程为：由于要求采用同步方案，故时钟方程为：输出方程：输出方程：nn

35、QQY21Y的卡诺图00011110000101000nnQQ12nQ0CPCPCPCP210(a) 10nQ的卡诺图00011110011011000nnQQ12nQ0(b) 11nQ的卡诺图00011110001001101nnQQ12nQ0(c) 12nQ的卡诺图00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101不化简，以便使之与不化简，以便使之与JK触发器的特性方程的形式一致。触发器的特性方程的形式一致。 nnQQJ120、10K nQJ01、nnQQ

36、K021 nnQQJ012、nQK12 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&比较，得驱动方程：比较，得驱动方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ212011210210110012101电电路路图图5nnnQKQJQ1检查电路能否自启动检查电路能否自启动6000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ将无效状态将无效状态111代入状态方程计算：代入状态方程计算： 电路有一个无效状态电路有一个无效

37、状态111，将该状态代入状态方程得，将该状态代入状态方程得其次态为其次态为000。说明一旦电路进入无效状态时，只要经过。说明一旦电路进入无效状态时，只要经过一个计数脉冲一个计数脉冲CP，电路变进入有效状态电路变进入有效状态000。因此，该电。因此，该电路具有自启动能力。路具有自启动能力。 例例3. 设计一个串行数据检测电路，当连续输入设计一个串行数据检测电路，当连续输入3个或个或3个以个以上上1时，电路的输出为时，电路的输出为1，其它情况下输出为，其它情况下输出为0。例如：。例如：输入输入X：101100111011110输出输出Y：0000000010001101建立原始状态图建立原始状态图

38、S0S1S2S3设电路开始处于初始状态为设电路开始处于初始状态为S0。第一次输入第一次输入1时，由状态时，由状态S0转入转入状态状态S1，并输出并输出0；1/0X/Y若继续输入若继续输入1，由状态，由状态S1转入状转入状态态S2，并输出并输出0；1/0如果仍接着输入如果仍接着输入1，由状态，由状态S2转转入状态入状态S3，并输出并输出1；1/1此后若继续输入此后若继续输入1，电路仍停留，电路仍停留在状态在状态S3，并输出并输出1。1/1电路无论处在什么状态，电路无论处在什么状态，只要输入只要输入0，都应回到初，都应回到初始状态，并输出始状态，并输出0，以便，以便重新计数。重新计数。0/00/0

39、0/00/0 0/01/0 1/01/01/0 0/0(c) 二进制状态图 10 0/0 1/1 00 01 0/01/0 1/01/01/0 0/0(b) 简化状态图 S2 0/0 1/1 S0 S1 原始状态图中，凡是在输入相同时，输出相同、要转换原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。而得到最简的状态图。状态化简状态化简2状态分配状态分配31/0 0/0 1/1

40、0/0 0/0 1/0 1/1(a) 原始状态图 S3 S2 0/0 S0 S1 所得原始状态图中，状态所得原始状态图中，状态S2和和S3等价。因为它们在输入等价。因为它们在输入为为1时输出都为时输出都为1，且都转换到次态，且都转换到次态S3；在输入为在输入为0时输出都时输出都为为0，且都转换到次态，且都转换到次态S0。所以它们可以合并为一个状态，所以它们可以合并为一个状态，合并后的状态用合并后的状态用S2表示。表示。S0=00S1=01S2=104选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程输输出出方方程程nXQY1状状态态方方程程(a) 10nQ的卡诺图X0

41、001111000001100nnQQ01nnnQQXQ0110nnnnXQQXQQ11011(b) 11nQ的卡诺图X0001111000001011nnQQ01Y的卡诺图X0001111000001001nnQQ01 选用选用2个个CP下降沿触发的下降沿触发的JK触发器，分别用触发器，分别用FF0、FF1表示。采用同步方案，即取：表示。采用同步方案，即取：nnnnnnnnXQQXQQQQQXQ11011001100nnnQKQJQ1比较，得驱动方程比较，得驱动方程电电路路图图5XKXQJKQXJnn101010 1 YFF0 FF11XQ1Q1 1J C11K 1J C11K&Q0

42、Q0CP&1&检查电路能否自启动检查电路能否自启动6 001101 0/0 1/1将无效状态将无效状态11代入输出方程和状态方程计算：代入输出方程和状态方程计算：电路能够自启动电路能够自启动例例4、设计一个脉冲序列为、设计一个脉冲序列为10100的序列脉冲发生器。的序列脉冲发生器。解：解：1）根据设计要求设定状态、画出状态转移图。）根据设计要求设定状态、画出状态转移图。 由于串行输出由于串行输出Y的脉冲序列为的脉冲序列为10100，故电路应有，故电路应有5个状态，即个状态，即N=5。分别用分别用S0，S1，S4表示。输入第表示。输入第一个时钟脉冲一个时钟脉冲CP时，状态由时，状

43、态由S0转到转到S1，输出输出Y=1；输入输入第二个时钟脉冲第二个时钟脉冲CP时，状态由时，状态由S1转到转到S2，输出输出Y=0；，依次类推。得状态图如下：依次类推。得状态图如下：2）状态分配）状态分配 因为因为N=5，所以所以n=3。即采用即采用3个触发器。个触发器。 若采用三位自然二进制加法计数编码，可得状态转换若采用三位自然二进制加法计数编码，可得状态转换编码表。编码表。3）选择触发器类型，求输出方程、驱动方程、状态方程。）选择触发器类型，求输出方程、驱动方程、状态方程。 根据状态转换编码表，可得次态、输出函数卡诺图。根据状态转换编码表，可得次态、输出函数卡诺图。状态轮状态轮换顺序换顺

44、序现态现态Q2n Q1n Q0n次态次态Q2n+1Q1n+1Q0n+1输出输出YS0S1S2S3S4 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 110100nnQQY024）根据输出方程和驱动方程画逻辑图）根据输出方程和驱动方程画逻辑图5）检查电路能否自启动）检查电路能否自启动 该电路的三个无效状态该电路的三个无效状态101、110、111代入状态方代入状态方程计算后分别得到程计算后分别得到010、010、000，都为有效状态。说，都为有效状态。说明一旦电路进入无效状态，只要继续输入一个时钟脉冲明一旦电路进入无效状态，只

45、要继续输入一个时钟脉冲CP，电路便可自动返回有效状态工作，具有自启动能力。电路便可自动返回有效状态工作，具有自启动能力。同步时序电路自启动设计方法同步时序电路自启动设计方法 前面的设计过程是在最后一步对电路自启动与否进行前面的设计过程是在最后一步对电路自启动与否进行判断，如果不能自启动就需重新进行设计。若一开始进行判断，如果不能自启动就需重新进行设计。若一开始进行设计时就能知道所设计的电路能否自启动，到最后也就没设计时就能知道所设计的电路能否自启动，到最后也就没有必要再进行判断是否能自启动了，那么怎么解决这个问有必要再进行判断是否能自启动了，那么怎么解决这个问题呢？题呢？同步时序电路自启动设计方法同步时序电路自启动设计方法 例例6 6、设计一个按顺、设计一个按顺00000101010010111100000000101010010