集成电路工艺原理未来趋势与挑战

1、集成电路工艺原理未来趋势与挑战大纲大纲 第一章第一章 前言前言第二章第二章 晶体生长晶体生长第三章第三章 实验室净化及硅片清洗实验室净化及硅片清洗第四章第四章 光刻光刻第五章第五章 热氧化热氧化第六章第六章 热扩散热扩散第七章第七章 第八章第八章 第九章第九章 刻蚀刻蚀第十章第十章 接触与互连接触与互连第十第十一一章章 工艺集成工艺集成第十二章第十二章 未来趋势与挑战未来趋势与挑战2新型器件结构新型器件结构目前研发焦点目前研发焦点“无光源无光源”纳米结构制备技术纳米结构制备技术319001950196019702000VacuumTubeTransistorICLSIULSI10 cmcmmm

2、10 mm100 nm一百年中，电子开关器件的关键（最小）尺寸缩小一百年中，电子开关器件的关键（最小）尺寸缩小10106 6倍倍! !10-1 m10-2 m10-3 m10-5 m10-7 m器件几何尺寸的持续减小成就了微电子技术的无处不在，器件几何尺寸的持续减小成就了微电子技术的无处不在，产生了无数的应用，造就了信息社会。产生了无数的应用，造就了信息社会。Down Scaling：Enabler4器件几何尺寸的减小直接导致器件几何尺寸的减小直接导致：1 1、减小寄生电容，由此减小、减小寄生电容，由此减小MOSFETMOSFET的开关时间的开关时间减小功耗减小功耗2 2、增加单位面积晶体管的

3、数量、增加单位面积晶体管的数量增强电路功能增强电路功能 促成并行运算促成并行运算 增大运算速度增大运算速度器件几何尺寸器件几何尺寸的减小最为关的减小最为关键、有效键、有效Prof. Iwai, Tokyo Inst Tech.为什么要减小器件的几何尺寸为什么要减小器件的几何尺寸? ?5集成电路特性的改善和成本的降低主要是通过晶体管几何尺集成电路特性的改善和成本的降低主要是通过晶体管几何尺寸持续不断地减小得以实现的。寸持续不断地减小得以实现的。集成电路工艺的发展和进步集成电路工艺的发展和进步Performance / Cost Market Growth200020052010201520201

4、10100GATE LENGTH (nm)YEAR LOW POWER HIGH PERFORMANCEITRS，International Technology Roadmap for SemiconductorsTransistor ScalingPITCHInvestment YEAR:20042007201020122014HALF-PITCH: 65 nm45 nm32 nm22 nm 15 nm6WakabayashiNECLength of 18 Si atomsIts real (nano-device)!7体硅体硅MOSFET技术技术Current flowing betwe

5、en the Source and Drain is controlled by the voltage on the Gate electrode SubstrateGateSourceDrainMetal-Oxide-Semiconductor Field-Effect Transistor:栅长栅长, Lg绝缘氧栅厚度绝缘氧栅厚度, Tox结深结深, XjM. Bohr, Intel DeveloperForum, September 2004GSDcourtesy of Prof. KurodaKeio University)期望得到的期望得到的MOSFET特性特性:开启时驱动电流要大

6、开启时驱动电流要大（High ON current）关闭时漏电流要小关闭时漏电流要小（Low OFF current）|GATE VOLTAGE|CURRENTVT8MOSFET：一个低功耗、效：一个低功耗、效率高的逻辑开关率高的逻辑开关P welln+ sourcen+ drainGate oxiden+ poly gateGate spacerVGLog(ID)Ideal switchVtIonIoffMOSFET switchIoffLWS/CWD/CSourceDrainVG=VDChannelBCPVD- - - -N+N+N+-LWS/CWD/CSourceDrainVG=0Cha

7、nnelBCPd- - -N+N+N+After F. BOEUF, MIGAS 20069为什么需要新的晶体管结构为什么需要新的晶体管结构? 当沟道长度当沟道长度Lg 减小时，漏电流必须得到有效的控制减小时，漏电流必须得到有效的控制 漏电流同时也发生在远离沟道的表面区漏电流同时也发生在远离沟道的表面区 Lets get rid of it!DrainSourceGateThin-BodyMOSFETBuried OxideSourceDrainGateSubstrate“Silicon-on-Insulator” (SOI)Wafer Lg10薄体薄体MOSFET使用薄体可以有效地控制漏电流

8、，要求：使用薄体可以有效地控制漏电流，要求：TSi Lg双栅结构更有利于沟道的缩短，可至双栅结构更有利于沟道的缩短，可至 Lg10 nmUltra-Thin Body (UTB)Buried OxideSubstrateSourceDrainGateTSi LgDouble-Gate (DG)GateSourceDrainGateTSi11双栅双栅 “FinFET”Planar DG-FETGateSourceDrainGateTSiFin Width = TSi LgGATESOURCEDRAIN20 nm10 nmY.-K. Choi et al., IEEE Intl Electron

9、Devices Meeting 200115 nm Lg FinFET:Fin Height HFIN = W/2D. Hisamoto et al., IEEE Intl Electron Devices Meeting, 1998N. Lindert et al., IEEE Electron Device Letters, p.487, 2001FinFETSourceDrainGateLg12 14 nm 10 nmABMetalGateNanowireChannelMetallicSourceMetallic DrainHigh-K gatedielectricSpacerSpace

10、rABLG10 nmd 14 nmd 10 nm一种可能的未来一种可能的未来MOSFET的结构的结构13目前研发焦点目前研发焦点: 如何增大驱动电流？如何增大驱动电流？Courtesy Prof. Saraswat (Stanford University)Low S/D resistance14前端工艺中的一些关键技术前端工艺中的一些关键技术原子层级淀积原子层级淀积 Atomic layer deposition (ALD) Atomic layer deposition (ALD) 实现栅氧层淀积的原子层级控制实现栅氧层淀积的原子层级控制脉冲激光退火脉冲激光退火 Pulsed laser

11、annealingPulsed laser annealing实现超快、低实现超快、低“热预算热预算”（即小（即小DtDt）高温退火）高温退火等离子浸没式注入等离子浸没式注入 Plasma immersion implantationPlasma immersion implantation实现超浅离子注入实现超浅离子注入高电导沟导工程高电导沟导工程 High mobility channelHigh mobility channel实现局域压缩或拉伸应力实现局域压缩或拉伸应力等等等等Prof. Iwai, Tokyo Inst Tech.15后端工艺中的一些关键技术后端工艺中的一些关键技术P

12、rof. Iwai, Tokyo Inst Tech.原子层级淀积原子层级淀积 Atomic layer deposition (ALD) Atomic layer deposition (ALD) 实现铜籽晶层和扩散阻挡层淀积的原子层级控制实现铜籽晶层和扩散阻挡层淀积的原子层级控制多孔金属间介质薄膜的材料和工艺多孔金属间介质薄膜的材料和工艺有效地减小互连体系中的寄生电容有效地减小互连体系中的寄生电容大马士革工艺大马士革工艺 Damascene processingDamascene processing实现取代传统铝布线的先进铜互连技术实现取代传统铝布线的先进铜互连技术三维多层金属布线三维多

13、层金属布线 Multilevel-multilayer metallizationMultilevel-multilayer metallization，3D3D有效使用珍贵的硅表面，实现超大规模集成技术有效使用珍贵的硅表面，实现超大规模集成技术等等等等16Graphene sheetSingle-walled carbon nanotube (SWNT)Various kinds of semiconducting nanowires:Si, Ge, InSb, GaAs, SiC, GaN, ZnO, etc.17关键尺寸 100 nmResistCourtesy Per-Erik Hel

14、lstrm（Hellberg）“无光源无光源”纳米结构制备技术纳米结构制备技术18Ref：KLA TencorWave length (I)Line widthDeep Sub-wavelength LithoSub-wavelength LithoOPC at180 nmAggressive OPC at 30%for each nodeImmersionLithography350 nm365 nm180 nm248 nm193 nm130 nm90 nm65 nm45 nmPROCESS CONTROL: THE INVESTMENT THAT YIELDSNovel Processin

15、g（工艺革新）（工艺革新）：EnablerProf. Iwai, Tokyo Inst Tech.19为什么为什么“光刻光刻”技术如此成功技术如此成功? ?价格方面：价格方面： 193 nm 光刻设备光刻设备 20 M$ 一套光刻版一套光刻版 1 M$高分辨率并能实现大批量生产！高分辨率并能实现大批量生产！100 wafers/hour20光刻基本要求光刻基本要求 理想的光刻理想的光刻分辨率分辨率ResolutionGood图形图形Pattern shapeAny大、小图形混合大、小图形混合Large & small patternsYes对准精度对准精度AlignmentGood产量

16、产量ThroughputHigh初始价位初始价位Initial costLow运行费运行费Running costLow21适用于小批量制备适用于小批量制备/ /制造的纳米级制造的纳米级“光刻光刻” 电子束曝光，电子束曝光，EBL：Electron-Beam Litho 纳米压印，纳米压印， NIL：Nano-Imprint Litho “侧墙转移侧墙转移”，STL：Sidewall-Transfer Litho22EBLEBL的特征和优点的特征和优点+直写、灵活直写、灵活+任意形状任意形状+ 0.1 nm+束斑直径束斑直径/宽宽 5 nm23EBLEBL的分辨率的分辨率 高能：高能：100

17、keV高对比度的光刻胶高对比度的光刻胶薄薄光刻胶光刻胶 用叠层光刻胶用叠层光刻胶 用用“硬胶硬胶”Hard maskWaferThick resistThin resistWaferHard Mask24EBLEBL分辨率的提高分辨率的提高 使用不同光刻胶的对比使用不同光刻胶的对比相等亮相等亮/暗线宽的分辨率暗线宽的分辨率25NILNIL工艺流程和特征工艺流程和特征压印及压印及UV光辐照光辐照 Step and flash分辨率分辨率 10 nm任意图形任意图形石英母版复制实用版方法石英母版复制实用版方法套刻精度套刻精度 1 m，有声称到，有声称到 100 nm的的C.R.K. Marrian

18、 and D.M. Tennant, JVST, 200350 nm pillars after 500 imprints with the same master26NILNIL在大尺寸硅片上应用实例在大尺寸硅片上应用实例27NILNIL在多栅纳米晶体管在多栅纳米晶体管FinFETFinFET中应用实例中应用实例28NILNIL制作的互连双大马士革结制作的互连双大马士革结构。减少制作步骤。构。减少制作步骤。29Top viewCross sectionWaferSiO2poly-SiSi0.2Ge0.8Resist“侧墙转移侧墙转移” STLSTL的工艺流程，的工艺流程，1 1目标：制备纳米

19、级多晶硅栅（红色条块）目标：制备纳米级多晶硅栅（红色条块）30Top viewCross sectionWaferSiO2poly-SiSi0.2Ge0.8SiNSTLSTL的工艺流程，的工艺流程，2 231Top viewCross sectionWaferSiO2poly-SiSi0.2Ge0.8SiNSiNSTLSTL的工艺流程，的工艺流程，3 332Top viewCross sectionWaferSiO2poly-SiSiNResistSTLSTL的工艺流程，的工艺流程，4 433Top viewCross sectionWaferSiO2poly-SiSiNResistSTLST

20、L的工艺流程，的工艺流程，5 534Top viewCross sectionWaferSiO2poly-SiSiNResistSTLSTL的工艺流程，的工艺流程，6 635Top viewCross sectionWaferSiO2poly-SiSTLSTL的工艺流程，的工艺流程，7 7SiN3610 poly-Si linesWidth=45 nmpoly-Si contactH=15 nmW=15 nmpoly-SiNiSi50nm150nmSiSTLSTL的工艺流程，的工艺流程，8 837Fin W=35 nm Fin H=27 nm L=70 nmZhang & Qiu et

21、 al. IEEE EDL May 2008Al wiringContact holes to S/DDouble Fin channelGateFinFET produced using STL twice38 常规光刻技术和标准硅薄膜工艺技常规光刻技术和标准硅薄膜工艺技术的革新和结合术的革新和结合 对细线条而言，理论上对细线条而言，理论上 k k1 10 0 PitchPitch的大小由的大小由常规光刻技术的常规光刻技术的分辨率决定分辨率决定 常规光刻技术常规光刻技术的使用保证了高产的使用保证了高产率率“侧墙转移侧墙转移”( STL)STL)的特征和优点的特征和优点392n lines after n iterations of spacer lithography!1st Spacers2nd Spacers3rd Spacers运用