DSP调制解调系统设计要点

1、DSP系统课程设计调制解调器系统设计引言-1-一、设计目的和任务-1-二、设计内容与要求-2-三、设计方案-2-3.1、 系统整体的结构图-2-3.2、 工作原理-3-3.2.1 .调制-4-3.2.2 .解调-4-3.3、 硬件原理图-6-四、系统实现-12-4.1、 硬件部分-12-4.2、 软件部分-12-4.2.1、 调制程序-12-4.2.2、 解调程序-15-4.3、 结语-21-五、心得体会-22-引言FSK（Frequency-shiftkeying）:频移键控频移键控是利用载波的频率变化来传递数字信息。它是利用基带数字信号离散取值特点去键控载波频率以传递信息的一种数字调制技术

2、。是信息传输中使用得较早的一种调制方式，它的主要优点是：实现起来较容易，抗噪声与抗衰减的性能较好。在中低速数据传输中得到了广泛的应用。最常见的是用两个频率承载二进制1和0的双频FSK系统，即2FSK系统。二进制频移键控（2-FSK）频移键控是利用两个不同频率fl和f2的振荡源来代表信号1和0,用数字信号的1和0去控制两个独立的振荡源交替输出。技术上的FSK有两个分类，非相干和相干的FS冗在非相干的FSK,瞬时频率之间的转移是两个分立的频率。在另一方面，在相干频移键控或二进制的FSK,是没有间断期在输出信号。在数字化时代，电脑通信在数据线路（电话线、网络电缆、光纤或者无线媒介）上进行传输，就是用

3、FSK®制信号进行的，即把二进制数据转换成FSKB号传输，反过来又将接收到的FSKW号解调成二进制数据，并将其转换为用高，低电平所表示的二进制语言，这是计算机能够直接识别的语言。随着现代通信技术的发展，软件化的通信思想趋于成熟。用DS函片或者通用CPUS片作为无线通信的硬件平台，而尽可能多的用软件来实现通信功能，是现代通信领域广泛使用的方法。随着DSP5片性价比的提高，其在通信、自动控制、仪器仪表等许多领域的应用也越来越广泛。一、设计目的和任务目的：通过本课程的实践，能进一步掌握高级语言程序设计基本概念，掌握基本的程序设计方法；通过设计一个完整的小型程序，初步掌握开发软件所需的需求定

4、义能力、功能分解能力和程序设计能力、代码调试技能；学习编写软件设计文档；为未来的软件设计打下良好的基础。DSP系统课程设计是一项实践性和综合性都比较强的课程。通过本课程的学习，可以掌握典型DSP5片的结构、原理和典型应用，既能巩固数字信号处理基础、DSP®理及应用、通信原理中相关的基础理论知识，又为日后从事相关系统开发设计奠定一定的基础。任务：利用所学知识，设计一个基于DSP的二进制频移键控（2FSK调制解调系统。了解掌握2FSK调制与解调原理，熟悉Protel99、CCS2.2等软件开发环境，完成对2FSKH制与解调电路设计和仿真，分析仿真结果。二、设计内容与要求绘制具备ADft能

5、的DSP1小系统电路图，设计基于DSPJ2FS明制解调程序。设计2FSKM制解调的DS程序，并给出相应的仿真结果。1 .了解和熟悉DS除合试验箱的结构原理和设置；存储器、逻辑控制等模块的原理和配置。2 .开发工具熟悉DSPF发系统的连接；进一步熟悉CCS2.2FF发环境的使用方法。3 .DS图构进一步熟悉DSP勺硬件构造，特别是DS科围存储单元及接口电路的设计。4 .DSRR小系统设计绘制DSPR小系统电路图：外围存储器及AD电路的设计。5 .2FSK调制及解调理解2FSKS制及解调的原理，设计2FSKS制及解调的方案，给出具体的实现思路。6.FIR滤波器计算FIR实现所需的参数。7.FIR滤

6、波器实现编写FIR滤波器实现的DS程序。8.2FSK调制及解调实现给出2FSKS制及解调实现流程图，编写相关DS改现程序。9 .仿真验证2FSKS制及解调的DS程序，给出相应的仿真结果。10 .完成课程设计报告。三、设计方案3.1、 系统整体的结构图SR4M m 小U。1簿换接口TLC 桐 0TK7524I.PM312SATC10 0-5AD1G5 - > M8W ->V7,2IHz5却”山ADFW双T黑O声表声表 滤液器放大耨图.1系统整体结构图3.2、 2FSK工作原理二进制频移键控的基本原理：用数字基带信号来控制高频载波频率的变化，使载波的频率在f1和f2之间变化。二进制频移

7、信号可以看成两个不同载波的二进制振幅键控信号的叠加。若二进制基带信号的符号1对应于载波频率f1,符号0对应于载波频率f2,则二进制频移键控信号的时域表达式：S 2FSK =-nang (t - nT b) cos(，1t) anng(t - nTb) cos( 2t)(1)（D式中，an0发送概率为P1发送概率为1 - P0g二1其他0< t< Tb01 = 2nf1，0 2 = 2f2 ,是an的反码，Tb为码元持续时间，通常情况下，g（t）为单个矩形脉冲二进制频移键控（2FSK）是数字通信中常用的一种调制方式，其调制与解调的方法有很多种。采用数字信号处理来实现二进制频移键控信号

8、的数字调制与非相干数字解调，大大地降低了硬件电路的复杂程度，提高了系统的灵活性，能够满足二进制频移键控各种传输协议的要求。一个简易的2FSH作原理如图2所示。在发送方，输入的基带数据信号经过调制和发送带通滤波器产生信道可传输的频带信号，送人信道；在接收端，接收带通滤波器除去带外所附加的噪声，将信号送入解调器（由延迟单元、乘法器和低，通滤波器构成），经过低通滤波器除去产生的高频信号，经取样判决得到输出数字序列，完成信号传输。调制器输入数字序列信道发送带通滤波器延时Kt采样点低 通 滤 波 器乘法器接收带通滤波器输出数字序列图2.2FSK系统工作原理图3.2.1、 2FSK调制2FSKS制就是把输

9、人数字序列变成适合于信道传输的变频正弦波，所以2FSKJDS改现关键就是产生正弦或余弦波形。产生正弦波的方法有差分迭代法、泰勒级数展开法、查表法等多种方法。本文中调制采用查表法产生正弦波。调制算法2FSKS制采用查表法，可以实现较好的实时性，特别适用于通信载波的生成。在DSP的程序存储空间，使用Q15定点数格式在0,2冗上以2冗/N的相位间隔固化N点正弦值，以供查表（这些值可由MATLAB件首先计算好），在此取N=12这样对于Fo和Fi的取样间隔分别为：(2)3i0=NwFJFs=12*16/192=1，发送数据0'时ilnNF/FsulZ*32/192=2，发送数据1V时使用DSP定

10、时器T0,用来实现又t数据解调DAC俞出速率的控制。这样，如要实现12Kbps的数传输速率，需要将DS酷时器T0的溢出率设置为192KHz?调制主程序流程图本文使用查表法提供2FS明制所需要的两路正弦波，即sin0_table和sin1_table,当发送的数据为“0"时是发送sin0的数据，当发送的数据为"1"是发送sinl的数据。初始化完后，接收数据，判断“0”或“1”，打开中断，则定时器每隔一个周期产生一次中断，中断服务程序则完成一个采样点的输出。一个码元周期结束后，关中断，判断下一个发送数据，继续循环。主程序流程如右图3所示图3.调制主程序流程322、2F

11、SK解调采用软件化设计思想，解调器也可以采用DSP®程来实现。FSKB调有相干解调和非相干解调，虽然相干解凋抗干扰性能好，但他要求设置与发送设备中的高频载波同频同相的本地参考载波，使设备复杂，因此一般数字调频系统都采用非相干解调。常用的非相干解调算法有过零检测法和包络检测法以一种新的可用DS歆件实现的FSKIE相干解调算法，即正交自延时FSKB调算法。?解调算法针对小型通信系统，可以采用一种算法简单、占用存储空间小的2FSKJ号差分检波解调算法,本文即采用的这种实时性较高的2FSK信号差分检波解调算法，它是模拟信号解调电路用到的差分检波原理在2FSKF号数字解调中的具体实现。算法的基

12、本思想是已调信号和它的冗/2的延时信号相乘，然后经过低通滤波，根据滤波结果图4.2FSK解调算法原理图的符号判断发送信号的值，从而实现信号的解调。算法原理图如下图4所示。在接收端，接收带通滤波器输出信号采样值S(n)经延时器延迟k个采样点得到S(n-k)0k要小于每个二进制码元周期内的采样点数，使彳#S(n)和S(n-k)是属于同一个二进制码元的采样值。S(n)和S(n-k)相乘后的输出样值：h(n)2V(n)=S(n)S(n-k)=A2sin(2二FnTs)sin2F(n-k)Ts(3)A2=cos(2二FkTs)cos(4二FnTs-2二FkTs)A2；cos(2nF0kTs),发送数据

13、“0”A2U(n)=一 2前面一部分是仅与k有关的常数。后面一部分是与n有关的高频分量，可通过对称系数低通滤波器h(n)来滤除。低通滤波器h(n)的截止频率设为12KHz,对称系数经Matlab计算求得:h0=0.00018497,h1=0.26316,h2=0.19272,h3=0.22079,通过该低通滤波器后得到：cos2：FkTs)=A2cos(2许1kTs),发送数据(4)k的选择是设计解调器的关键，应使差值:d(k)=|cos2FokTs)-cos2加)|55最大，以利于正确区分两种频率，降低判决的误码率。根据实际的测试得到，当k=2时，可以得到较好的区分度。经过低通滤波后的数据U

14、(n)经过判决算法后，可以得到最终所要的解调数据Y(n)。系统12个采样数据表示一个码元，当判决算法连续判决12个采样数据（一个码元包含的采样点）满足预设阈值之后，确定一个码元的状态。假设如下判决算法中用都得变量：LPFOUT滤波器输出，DATA_THD幅度判决的阈值，DEC_DATA_CURR当前采样点判决值，DEC_DATA_BE前一次采样点判决值，DEC_NUMU决用计数器，DEC_NUM享周期计数器。判决算法流程图如下图所示：图5.判决算法流程图3.3、 硬件原理图?音频接口原理图3.3GNDGND_1_C11 一：4 5R460.1uF工47.5K47.5KC15LLIN220uF

15、IC16J21.0u/1 6 VR4 7C58MACIN10K47p/50 VC1 20.1 uFC1 7R1310KR14U3HPGNDHPVDDAVDDAGND BVDDDVDDDGNDVMIN272816C1 00.1 uFC1 3C1 4GND1920101718LOUT12ROUT 13XTI/M CLK25XTAL10.1 uFRLINEINLLIN日NLHPOUTRHPOUTMICBIASMICINLOUTROUTTLV32 0AIC23XTO CLKOUTMODE-CSSCLKSDINBCLKDINLRCINDOUTLRCOUT10uF3.3 BFSX12423BCLKX1BD

16、X13 BCLKX0BFSX0BFSR0R4 84.9 9KJ6MACINGNDMACINR4 94.9 9KR5 0GND4.9 9KR514.9 9KGNDR4 4GNDGNDC6 247 p/50 VGNDC5 7LOUT1.0 u/1 6VC56ROUT1T6.音频接口图此部分为整个系统提供音频信号的采集输入。由TLV320AIC23单片机进行模拟信号采集处理,提供三个采集接口和一个输出接口O?电源原理图U 1 0A MS1117-1.81.8V INV OU T+ 1 5V-TJ5POWERC4 9C4 15VC4 610 0uF/16VR4 178 M 15V o ut5V-TAS

17、M 11 17-3.3V INV OU T0.1 uF;三=,C4 210 uF/13.36VGNDC4 310 0uF/16VC4 70.1 uF C4 50.1 uFC4 410 uF/1 6VGTND-G NDC4uFT ESTI +10 uFG NDCAP +G NDO SCL V_| +1 5VCAP-VOU T|- 15 VICL 766 2/0C5 0.1 10 uFG ND图7.电源±15V、5V、3.3V、1.8V此部分为系统电源结构的原理图。为此系统提供了所需要的电源，如电源，并设置了地线。?寄存器原理图图8.寄存器原理图外部存储器，用于接收存储数据。?DSP原理

18、图_ C40l C20C21C22C23C24丁0./0.化丁0.化丁0.1"-T0.1uFT0.1uFD D V D43DDVD3.31.8INT3.3JP1GND1HDG-C1324HD1HD2-c-HD4 .561-HD3-r广78r,HD5HD6 0'八'-I-' C G -HCNTL0 7''ri c n ' JIHR/W J910LHD71112HCNTL11314L，HBIL-HDS1 展1516HDS2HCS 2HNT-1718a.HAS-HRDY Z1920r.HPIEAN2122NMIINT0 -*INT2T2324

19、INT1BCLKR0 42526r.INT32728BFSR0-BDR0 匚2930jBCLKX0BFSX0 .3132曰BDX0-BDR1 口3334BFSX1 135361_3738二BDX1xF 3940hBIOPOWERHP1McBSPHEADER 20X2GNDHD0 58HD1 69HD2-81HD3-95HD4120HD5124HD6135HD7 6HCNTLG9HCNTL146HR/W 18HBtt-62HDS1 127HDS2 129HCS 17HAS-13JP361D DD DV VD DD DD DV VD DxJ T2 5 *.-*.上218 2 619 6 5 1D

20、D D D D D D D D D D D V V V V V V C C C C C CD0_15R173.3 -5.6KR203.35.6KGNR22R2410K1R26 LR2K=RgW10BFSX0BFSRBDX0BFSX0BDR0BFSR0BCLKXBLCKX0GND_46U5GNDGND1234 bGND78GND910P.GnD11121314HEADER 7X2J.XINT0 ':INT1BCLKX1BFSX1BDX1PFIWDIPFORST5T DSP RSTMRVCCWDOVSSGNDMAX706TC540.1uFHINT 51HPIEAN92HRDY 558988

21、87-86-85-84-83NMI 63INT0-64INT1 65INT2 66INT3 6741BFSR043BDR0 45BCLKX018BFSX0 53BDX0 59BCLKR42BFSR1 44BDR1 47BCLKX149BFSX1 54BDX1 "S0"12212-"15-35"3637387172HD0HD1HD2HD3HD4HD5HD6HD7HCNTL0HCNTL1HR/WHBILHDS1HDS2HCSHASHINT HPIEAN HRDYTMS TCK TRST TDI TDO EMU1 EMU0NMIINT0INT1INT2INT3

22、BCLKR0BFSR0BDR0BCLKX0BFSX0BDX0BCLKR1BFSR1BDR1BCLKX1BFSX1BDX1NCNCNCNCNCNCNCNCNCNC士C30+C31 GND22PTAL120M22P34gnD-1D0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15A0A1A2A3A4A5A6A7A8A9A1CA11A12A13A14A15A16A17A18A19PSDSISR7W MSIR IOSTTREAD99o0o:30 12 3 4 5及2Z 2DSP_A15 202122232425A0_15R15R16梅8 fR19-2>2RR21-IR23

23、 二CPLDPSCPLD PSCPLD DSJiCPLD ISCPLD_RWMSTRBIOSTRBREADY 19READY22CPLD DSCPLD ISCPLD RWMSTRBIOSTRBXFHOLD TAQHOLBIOMP7M nACiTOUTCLKOlCLKMD CLKMD CLKMDNCNCNCNCNCNC1 1 1 .J 5 5S S VS S VS S VS S VS S V2627R25 XFA 28 29 30D 3TBIO二 32 GND61-R31 I-J110Kl /10K9479Lignd1 7773 一7480 90110126TMS320VC5402PGE100D

24、SPRSTR324R33 I110K |10K3.3图9.DSP原理图本系统采用TMS320VC5402PGE100DSPt,该芯片有142个管脚。芯片的电源电压有3.3V与1.8V两种，其中3.3V电压供I/O接口用，2.5V电源主要供器件的内部，包括CPUF口其他所有的外设逻辑。该系统将芯片片内部分模块单元引出以便做外部扩展。这些扩展的模块包含用行口、定时计数器、数据地址总线接口和通用I/O等。此芯片一是实现FIR滤波，其次是2FSK的调制与解调。?EPMDAD0.7DA_D0.7-AD_D1.8ADR1-8】DDDDDCDD210ADCSDA141617、AD_D112>D-CS1

25、3DA7DDA9D3.3LED0LED1C32-I-0.1uF,3.3C330.1uF一C34C35C36CC34C35IC360.1uFC37C380.1uFj0.1uF0.1uF0.1uFC390.1uFU6A0.1519202122232425/-INT1INT0READYIOSTRBII27INT028READY29NIDNGRoycMUXCCVRoycxu/xccvRoycM-o-ccvRoycxu/xccvRoycxu/xccvRoycMUXCCV)YLNOPLZO¥COJ-NCCVpIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIO/TDIIO/TDO

26、IO/TCKIO/TMS75jo.71A0/70A1<69A2打63D06160585/d456D5-<5554A0.1568A14>1ArJ例一PROG事OGD0.7-D0.74CPLD_jTag_TDRamWe7CPLD_JIAG_I62CPLDJTAGT5CPLDJIAGTMS1LUCU-BNOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGOLDNGQ。TNDNGIOIOIOIOIOIOIOIO525049A1548A347A446DAIACE-一二一DATA_CE5EXA15.Y124MHZ44EPM3128ATC100-5NOOOOOOOOOJ

27、413579246810Header5X2?AD与DA转换原理图P1GNDHeader2,7uF0.1uFGNDTVR110k5VGNDpADCLK>ADCS(DA_CS>ADCLKADCSDACS5V5VTC60.1uFGNDzzLc8z=C7丁0.1uF0.1uFCLKOEANIND1REFTD2REFTSD3D4REFBD5REFBSD6AGNDD7AGNDD8DGNDVDDADGNDVDDAVDDDVDDAVDDDLC55101917224232267845VCC33.|GND图10.EPM原理图ADCSinkR410KDAD1DA_

28、D2,DA_D3/R710KlDD4/R8DA_D5/R8PJDAD6yR100KGND115V1ADD1.8、-15VC1卜0.1uFJGNDN1AAV-DA_D7/DA_D8/DADA."DA_D5-/DA_DS6r/DA_D7/DA_D3B-ZDA_D29-/DA_D0/DA_DgDB7OUT，DB6OUT；DB5RFBDB4REFDB3VDDDB2GNDDB1WRDB0CSU21飞1221615143TLC7524>V+TL082C2GND+15V-.GND0.1uF5V0.1uFC5DACSGNDL.DAD07<DA_D0.7。DI/图11.数模一模数转换原理图

29、3.3GNDCPLD_JTAG_TCKcpld_jiag_iDCCPLDJIAGIMSCPLDJTAGTDIR310K5VGNDDA和AR即数字和模拟信号转换系统。可将系统音频接口所采集的模拟信号转换为数字信号送入DSM进行调制解调处理，然后再把处理后的信号转换为模拟信号发射出去。?顶层文件原理图U_CODECU CODEC.SchU_PowerU Power.SchU_EPM3128ATC100.SchU_EPM3128ATC100U_ADC+DACU ADC+DAC.SchAD_CLKAD_CSDA_CSAD_D1.8DA_D0.7rAD_CLK AD_CS DA_CS AD_D1.8 D

30、A_D0.7IOSTRB1MSTRB=INTO |1.INTlH-READYipCPLD_RW- cpldL. CPLD_pg. CPLD_D亡.A0.15匚D0.7目DRAM WE JDRAM_RD -prog_cE""> FLASH_C广 DATA_C亡.U_DSPU_DSP.SchEX_A15.18->U_memUmem.Sch51aWEPrdDA0.14D0.15DRAM_DRAM_PROG_CE二FLASH_CE二DATA_CE二IEX_A15.18图12.顶层文件连接图该版面为系统硬件原理图部分生成的顶层文件连接示意图，从中可以反应出系统的大概构成部

31、分。通过各个分板块的网络标号，将各分散部分的信号线以及各总线联系在一起，以便于进行统一的电器检查以及生成网络表，为后面生成PCB®奠定基础。加载网络表后，利用手动布局，在手动布线的基础上实现了该系统PCB®的完整布线。普通信号线10mil,电源线及地线为15mil0四、系统实现4.1、 硬件部分利于protel软件，画出各部分硬件电路图。生成顶层文件，画出PCB®,并实现手动布线，如前面各图所示。4.2、 软件部分421、2FSK调制程序?本文2FSK调制采用查表法，使用Q15定点数格式在0,2冗上以2tt/N的相位间隔固化N点正弦值，N=12x=0:2*pi/1

32、2:2*pi;y=32768*sin(x)结果如图：*Caliuniks1tkrougjiS01.63B42.33733,27682.83781.63S40.0000-1.636428378Columns10tkrciugh13-3.2706-2.6378T,5384-0.0000调制主程序如下:*c54init.asm*.mmregs.includec54.inc.defc54init.sect"progsys"c54init:*SWWSR:SoftWareWait-StateRegisterAddress0028h*|15|1412|119|86|53|20|*|XPA

33、|I/O|Data|Data|Program|Program|*|157|6|5|4|3|2|1|0|* |IPTR|MP/MC|OVLY|AVIS|DROM|CLKOFF|SMUL|SST|* |002011111|0|1|0|0|010101* 0011111111100100STM#0x2fe4,PMST;0010111111100100* 将中断向量表映射到2f80* MP/MC=0芯片工作在微计算机方式，可以寻址片内程序存储器* IFRorIMRSTM#0x7208,SWWSR;0111001000001000* I/O空间为7个等待周期* 数据空间8000h-FFFFh为1个等待周

34、期* 数据空间0000h-7FFFh为0个等待周期* 程序空间8000h-FFFFh为1个等待周期* 程序空间0000h-7FFFh为0个等待周期* SWCR:SoftwareWait-StateConctrolRegisterAddress002Bh* |SWSM|*STM#0,SWCR* 等待周期不变* （STM#1,SWCRl?待周期加倍）*BSCR:Programabelbank-switchingwaitstatesAddress0029h* |1512|11|103|2|1 I0I*|BNKCMP|PSDS|Reserved|HBH|BH|EXIO|*STM#0xF800,BSCR

35、;1111100000000000* 允许修改PMSTH勺值* 在连续的读程序或数据空间时插入1个额外的等待周期* 外部存储器的空白区间为4k* ST0* |1513|12|11|10|9|80|*|ARP|TC|C|OVA|OVB|DP|*STM#0,ST0*数据页指针指向0*ST1* |15|14|13|12|11|10|9|8|7|6I5|40|* |BRAF|CPL|XF|HM|INTM|0|OVM|SXM|C16|FRCT|CMPT|ASM|*STM#0x2b00,ST1;0010101100000000* INTM=1将全局中断禁止* SXM=1数据进入ALU之前进行符号位扩展*

36、OVM=1益处控制位（参考ST1资料）*PMST* |1514|13|12|11|10|9|8|7|6|5I4|3|2|1|0|* |RES|DMAC5|DMAC4|BXINT1|BRINT1|HPINT|INT3|TINT1|DMAC0|BXINT0|BRINT0|TINT0|INT2|INT1|INT0|* |I|JI|DMAC3I|DMAC2|DMAC1|* 0000000000000000STM#0xFFFF,IFR* 清除挂起的中断STM#0x0000,IMR；关闭所有中断* 打开定时器0的中断。*CLKMD* |1512|11|103|2|1I0I* IPLLMULIPLLDIVI

37、PLLCOUNTIPLLON/OFFIPLLNDIVIPLLSTATUSI*STM#0,CLKMDclkcon:LDMCLKMD,AAND#0x01,ABCclkcon,ANEQSTM#0x43ff,CLKMD;0100001111111111* 利用软件对CLKMDt行加载（参考教材：P250）* PLL=4MUL=5100Mhz;PLL=3MUL=480Mhz*TCR* I1512I11I10I96I5I4I30I* IRevdIsoftIfreeIPSCITRBITSSITDDRI*STM#0x0010,TCR1;timer1stopSTM#0x0010,TCR;TSS=1Timerst

38、opSTM#1000,TIMSTM#1000,PRDSTM#1000,TIM1STM#1000,PRD1* 定时中断周期=CLKOUT*（TDDR+1）*（PRD+1）RSBXINTMSTM#0x0088,IMR*将全局中断使能NOPNOPRET.end*Vectors.asm*.includec54.inc.sect".vectors".ref_c_int00;mainprogrom.refTINT0_ISR;.reftimer。，hpisys,usb_read.align0x80.mustbealignedOnpageboundaryRESET:;resetvector

39、cscJBcintOO；branchtomainprogromNOPNOPnmerrupRETEdreturnfrom;(enableNOPNOPNOP;NMI;softwareinterruptssint17.space4*16sint18.space4*16sint19.space4*16sint20.space4*16sint21.space4*16sint22.space4*16sint23.space4*16sint24.space4*16sint25.space4*16sint26.space4*16sint27.space4*16sint28.space4*16sint29.sp

40、ace4*16sint30.space4*16intO:RETENOPNOPNOPint1:RETENOPNOPNOPint2:RETENOPNOPNOPTINT:BTINT0_ISR;Timer0中断NOPNOPrint0:RETENOPNOPNOPxint0:RETENOPNOPNOPDMAC0:RETENOPNOPNOPDMAC1:RETE;tint1NOPNOPNOPint3:RETENOPNOPNOPHPINT:RETENOPNOPNOPDMAC2:RETE;rint1NOPNOPNOPNOPxint1:RETENOPNOPNOPDMAC4:RETENOPNOPNOPDMAC5:RE

41、TENOPNOPNOP.end*FSK_MOD.CMD*MEMORYPAGE0:PROG:origin=0x2000,len=0x0f80/*8k-128wor串/VECT:origin=0x2f80,len=0x80/*128word*/PAGE1:DRAM:origin=0x3000,len=0xf80/*4kword*/SECTIONSprogsys:load=PROGPAGE0.vectors:load=VECTPAGE0.data:load=DRAMPAGE1align16.bss:load=DRAMPAGE1422、2FSK解调程序本文采用的是实时性较高的2FSK信号差分检波解调算

42、法，是已调信号和它的n/2的延时信号相乘，然后经过低通滤波，根据滤波结果的符号判断发送信号的值，从而实现信号的解调。算法原理图可如前所述，信号放大之后，经k个单位时间的延时，再与原信号相乘，经过LPF判决结果。?FIR滤波器在数字信号处理中，滤波占有极其重要的地位。数字滤波是语音和图像处理、模式识别、谱分析等应用中的一个基本的处理算法。与模拟滤波相比，数字滤波具有很多突出的优点，例如它可以满足滤波器对幅度和相位特性的严格要求，可以避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。用DSP5片实现数字滤波除了具有稳定性好、精确度高、不受环境影响等优点外，还具有灵活性好的特点。在延时相乘之

43、后的滤波器设计，用可编程DSP芯片实现数字滤波可通过修改滤波器的参数十分方便地改变滤波器的特性。在延时相乘之后的滤波器设计，用可编程DSP5片实现数字滤器，其流程可如右图所示：图15.FIR滤波器软件流程图本文采用系数对称用循环缓冲区和双操作数寻址方法实现FIR滤波器设计，参数：滤波器阶数为8,截止频率为0.8。利用Matlab软件中的freqz指令可以观察到滤波器的特性，为便于说明，下图提供了一个截止频率0.8,阶数为90的低通滤波器频率特性图。40JBnroHH«L.ndaM2OO-M-40-60-80001Normalize

44、dFrequency(>ad/sample)S-2000ed-4000eP-6000-8000f-T-01NormalizedFrequency(>河ad/sample)图16.低通滤波器的频率特性本实验所设计滤波器经由Matlab计算出系数，如下:f=00.80.81;m=1100;b=fir2(7,f,m);b=b*32768;freqz(b,512,1000)?滤波器程序如下:I0e+004*001370.0006-0£6351.8941»1.S941-0.263500CO50.0137图17.滤波器系

45、数;AR3->x(n-7);AR4->h(n-7)循环缓冲区大小8;指针调整值-1;DP指向xn所在页;输入数据;DP指向y所在页*my_fir.asm*.title"my_fir.asm".mmregs.def_c_int00.bssy,1;yxn.usect"xn",8;xnh.usect"h",8;h;PA0.set0002H;数据输出端口;PA1.set0008H；数据输入端口.bssindata,1.bssoutdata,1.bss1Dis_buff,1.datatable:.word137,6,-2635,18

46、941,18941,-2635,6,137_c_int00:SSBXFRCT;小数乘法STM#xn,AR1STM#xn+7,AR3STM#h+7,AR4STM#8,BKSTM#-1,AR0;LD#xn,DP;PORTRPA1,xnLD#y,DPFIR:NOPMVKDindata,*AR3+0%RPTZA,#7MAC*AR3+0%,*AR4+0%,A;A=(AR3)*(AR4)+A,AR3=AR3+AR0,AR4=AR4+AR0;STHA,outdata;MVDP*(outdata),Dis_buffNOPSTHA,y;保存计算结果NOP;PORTWy,PA0;输出结果RPT#7ST#0,*AR

47、1+;把x(n)-x(n-7)赋始值0STM#h,AR1RPT#7MVPD#table,*AR1+;把参数表复制到数据存储区BFIR;延时跳转;PORTRPA1,*AR3+0%;新数据覆盖了最旧的数据.end*my_fir.cmd*vectors.objmy_fir.obj-omy_fir.out-mmy_fir.map-estartMEMORYPAGE0:EPROM:org=0090HJen=0F70HVECS:org=0080H,len=0010HPAGE1:SPRAM:org=1000H,len=1000HDARAM:org=2000H,len=2000H/*由于在源程TWL使用了BK寄存器，所以必须使用"align"命令*/SECTIONS.text:>EPROMPAGE0.data:>EPROMPAGE0.bss:>SPRAMPAGE1xn:align(128)>DARAMPAGE1h:ali