电梯控制电路设计

1、精选优质文档-倾情为你奉上电 子 课 程 设 计 电梯控制电路设计学院 电子信息工程学院 专业班级 姓名 学号 指导教师 2013年12月17日目 录一、 设计任务与要求3二、总体框图3三、选择器件4四、功能模块22五、总体设计电路图23电梯控制电路设计一、 设计任务与要求电梯到达所选楼层，灯灭电子技术课程设计的主要任务是通过解决一两个实际问题,巩固和加深“模拟电子技术基础”和“数字电子技术基础”课程中所学的理论知识和实验技能,基本掌握常用电子电路的一般设计方法,提高电子电路的设计和实验能力,为以后从事生产和科研工作打下一定的基础。课程设计的最后要求写出设计总结报告,把理论设计的内容、组装调试

2、的过程及性能指标的测试结果进行全面的总结,把实践内容上升到理论的高度。，伴随经济的快速发展和城镇化进程的不断深入，我国的电梯行业正经历着一个高速发展期。据前瞻网统计，我国电梯产量从1990年的1.03万台增长到2010年的36.5万台，年复合增长率19.5%，国内电梯需求量从2000年的仅3.72万台增长到2010年的32.97万台，到2010年底，我国电梯保有量超过160万台。二、 总体框图总体框图如图2-1所示电梯运行到选定楼层，没有选择，则停于该楼层按键想去楼层按键想 该楼层灯亮 数码管计时，判断无楼层比较所选的楼层号编码所到的楼层号 图2-1 总体框图 三、选择器件3.1 74LS00

3、与非门电路74LS与非门电路可实现“与门”和“非门”的复合运算。逻辑框图74LS00与非门电路逻辑框图，如图3-1所示。图3-1 74LS00逻辑框图逻辑符号74LS00与非门电路逻辑符号,如图3-2所示。图3-2 74LS00逻辑符号逻辑功能表74LS00与非门电路逻辑功能表,如表3-1所示。表3-1 74LS00与非门逻辑功能表输入输出ABY000010100111内部原理图74LS00与非门内部原理图如图3-3所示。图3-3 74LS00与非门电路内部原理图3.2 74LS04非门电路非门又称反相器,是实现逻辑“非”运算的逻辑电路。非门的逻辑符号如下图所示,其中右侧符号为国外资料常用的符

4、号。非门的逻辑符号输出端的小圆圈表示逻辑非,在此表示输出端低电平有效；输出端没有小圆圈,表示高电平有效。引脚之间的逻辑关系用方框中的文字描述。逻辑框图74LS04非门电路逻辑框图，如图3-4所示。图3-4 74LS04非门电路逻辑框图逻辑符号74LS04非门电路逻辑符号，如图3-5所示。图3-5 74LS04非门电路逻辑功能表74LS04非门电路逻辑功能表，如表3-2所示。表3-2 74LS04非门电路逻辑功能表输入输出AY0110内部原理图74LS04非门电路内部原理图，如图3-6所示。图3-6 74LS04非门电路内部原理图3.3 74LS74(D触发器)D触发器是具有数据记忆功能的数字电

5、路单元,有0和1两个输出状态,若通过输入端加入驱动信号,使触发器新状态为1,则即为存储1；若通过输入端加入驱动信号,使触发器新状态为0,则即为存储0。逻辑框图74LS74 D触发器逻辑框图，如图3-7所示。图3-7 D触发器逻辑框图逻辑符号74LS74 D触发器的逻辑符号，如图3-8所示。 图3-8 D触发器的逻辑符号逻辑功能表74LS74 D触发器的逻辑功能表，如表3-3所示。表3-3 D触发器的逻辑功能表输入输出Sd非Rd非CLKDQ(n+1)01××110××000××111001111110×Q0内部原理图D触发器的

6、内部原理图，如图3-9所示。图3-9 内部原理图3.4 74LS85数值比较器74LS85数值比较器,是用于比较两个二进制数值大小的逻辑电路。对两个二进制数A和B进行数值比较有三种比较结果A>B、A=B和A<B。74LS85是集成4位比较器,用于比较A=(A3A2A1A0) 、B=(B3B2B1B0)两个数的大小；还有级联输入端,通过级联输入端,可以连接成8位、16位或更高位数的比较器。逻辑框图74LS85数值比较器逻辑框图，如图3-10所示。图3-10 74LS85数值比较器逻辑框图逻辑符号74LS85数值比较器的逻辑符号，如图3-11所示。图3-11 74LS85数值比较器的逻

7、辑符号逻辑功能表74LS85数值比较器逻辑功能表如表3-4所示。表3-4 74LS85数值比较器逻辑功能表比较输入级联输出输出A3B3A2B2A1B1A0B0A>BA<BA=BA>BA<BA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3

8、A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0××1001A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=

9、B1A0=B0000110内部原理图74LS85数值比较器内部原理图如图3-12所示。图3-12 74LS85数值比较器内部原理图3.5 74LS148优先编码器不同事物用不同的二进制编码表示称为编码。对每一个输入信号都有一个相对应二进制数码输出的器件称为编码器。八线-三线优先编码器74LS148输入信号低电平有效，当多个输入有效时，对最大输入数字进行优先编码。输入信号为低电平有效的3位二进制编码，输入端EI是片选端，当EI=0时，编码器输出编码，否则编码器输出全为高电平。输出信号GS=0表示编码器工作正常，而且有编码输出，这表明编码器正在输出编码信号。输出信号EI=0表示编码器正常工作但是没

10、有编码输出；Eo=1表示有编码输出，常用于编码器级联。逻辑框图74LS148优先编码器逻辑框图，如图3-13所示。图3-13八线-三线优先编码器74LS148逻辑框图逻辑符号八线-三线优先编码器74LS148逻辑符号，如图3-14所示。图3-14 八线-三线优先编码器74LS148逻辑符号 逻辑功能表八线-三线优先编码器74LS148逻辑功能表如表3-5所示。表3-5 八线-三线优先编码器74LS148逻辑功能表输入输出EI非0非1非2非3非4非 5 非6非7非A2A1A0GSE01××××××××11111011

11、111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101内部原理图八线-三线优先编码器74LS148内部原理图，如图3-15所示。

12、图3-15 74LS148内部原理图3.6 74LS192同步十进制双时钟加减计数器74LS192为可预置数的同步十进制双时钟加减计数器，具有上升沿有效的加计数时钟端UP和减计数时钟端DOWN；该计数器具有异步清零端，当清零信号CLR为高电平时，实现清零功能；该计数器还有异步置数功能，当置数信号LOAD非为低电平时，实现预置数，当计数器加计数，且计数值为9时，进位端CO非输出宽度等于加计数脉冲UP的低电平脉冲；当计数器减计数，且计数值为0时，借位端BO非输出宽度等于减计数脉冲DOWN的低电平脉冲。逻辑框图74LS192同步十进制双时钟加减计数器逻辑框图，如图3-16所示。图3-16 74LS1

13、92同步十进制双时钟加减计数器逻辑框图逻辑符号74LS192同步十进制双时钟加减计数器逻辑符号图，如图3-17所示图3-17 74LS192同步十进制双时钟加减计数器逻辑功能表74LS192同步十进制双时钟加减计数器逻辑功能表，如表3-6所示表3-6 74LS192同步十进制双时钟加减计数器逻辑功能表输入输出CPuCPdCRLD非D0D1D2D3Q0Q1Q2Q310000 0010001000101加法功能101减法功能1101保持内部原理图74LS192同步十进制双时钟加减计数器内部原理图如图3-18所示图3-18 74LS192同步十进制双时钟加减计数器内部原理图3.7 555定时器逻辑框

14、图555定时器逻辑框图如图3-19所示图3-19 555定时器逻辑框图逻辑符号555定时器逻辑符号如图3-20所示 图3-20 555定时器逻辑符号逻辑功能表555定时器逻辑功能表，如表3-7所示。表3-7 555定时器逻辑功能表V1lV2lR非S非Vo>2/3Vcc>1/3Vcc010<2/3Vcc>1/3Vcc110<2/3Vcc<1/3Vcc101>2/3Vcc<1/3Vcc001内部原理图555定时器内部原理图如图3-21所示图3-21 555定时器内部原理图3.8 数码管数码管是由发光二极管组成，小尺寸数码管的显示笔画常用一个发光二极管

15、组成，而大尺寸的数码管由两个或多个发光二极管串联组成。在一般情况下，单个发光二极管的管压降在1.6-1.8V之间，最大电流不超过30mA，响应时间约为0.1s；在室内光线情况下，10mA电流可以获得足够的亮度。数码管又根据发光二极管的连接方式分为共阳数码管和共阴数码管。发光二极管的阳极连接到电源正极称为共阳数码管。二极管的阴极连接到电源负极称为共阴数码管。LED数码管按亮度分为一般亮，超亮等不同程度，按尺寸分为0.36寸、0.5寸、1寸等不同的尺寸。常用LED数码管可以显示的数字和字符是0、1、2、3、4、5、6、7、8、9、A、b、C、d、E、F。逻辑框图数码管逻辑框图如图3-22所示图3-

16、22 数码管逻辑框图逻辑符号数码管逻辑符号图，如图3-23所示图3-23 数码管逻辑符号图逻辑功能表内部原理图数码管内部原理图如图3-24所示图3-24 数码管内部原理图3.9 元件使用明细元件使用明细如表3-8所示表3-8 元件使用明细元件名称使用个数（个）74LS00674LS04374LS74874LS85174LS148174LS1922灯泡12555定时器1开关13数码管2其他元器件4四、功能模块1. 编码电路 用D触发器将按键信号编码为高低电平送入到74LS148中。在电路图中通过74LS148优先编码器编码输入信号，将D触发器送入的信号优先编码出信号送到74LS85中。再通过74

17、LS85将编码出的信号进行比较，将比较出的有效信号送入到74LS192加、减计数端当中。送入74LS192当中的信号，通过加减计数改变信号的状态，并将新的有效信号反应到数码显示管中。编码电路如图4-1所示。图4-1 编码电路2.显示电路用数码管（如图4-2）显示74LS192输出信号图4-2 显示电路五、总体设计电路图1、楼层显示电路的设计楼层显示电路主要是利用通过555定时器将脉冲信号送入到74LS192中十进制加减计数器74LS192，通过控制电路分配加1或减1信号给CPD 和CPU，实现对现行楼层号的加1和减1，由数码管显示所到楼层。图5-1 楼层显示电路图2、楼层输入电路的设计 四个D触发器实现了楼层输入功能，因为D触发器是具有数据记忆功能的数字电路单元,有0和1两个输出状态,若通过输入端加入驱动信号,使触发器新状态为1,则即为存储1；若通过输入端加入驱动信号,使触发器新状态为0,则即为存储0，改变其出发状态就可以输出不同的信号，使得相关的灯泡变亮，从而实现楼层输入的功能。楼层输入电路设计电路图如图5-2所示。图5-2 楼层输入电路设计电路图3、总电路设计图该设计电路利用D触发器实现楼层输入功能，当开关按下时，输入清零信号，相