No01-硬件电路系统设计基础-201307

1、电路设计基础卢起斌201307内容提要 电路选型与系统设计 基础器件选型 基础电路选型 原理图设计概要 数据转换电路设计基础电路设计流程 系统分析 电路选型 硬件设计与检查 制板、备料与焊接 软硬件调试与测试 设计修改与定型设计案例 基于FPGA的简易信号源 功能需求 产生50k-30MHz载波信号 实现AM调制，调制度可调，带宽10kHz 输出功率不小于6dBm软件无线电基本构架系统分析 系统构架系统分析 电路模块系统分析 信号处理流程系统分析 设计思想 自上向下设计 模块化设计 理清脉络，把握细节 重视文档基础器件选型-电阻 常见电阻类型SMD电阻性能稳定，价格低廉，承受功率小碳膜电阻成本

2、低廉，性能较差金属膜电阻温度系数小，噪声低，成本稍高线绕电阻承受功率大，固有电感大精密电阻用于对精度和漂移指标较高的设计，成本很高电阻网络内一致性好，可简化装配工序，其耐压和功率较低电阻的主要指标 额定功率 封装及尺寸 标称阻值 阻值精度 温度系数 非线性 噪声，包括热噪声和电流噪声 极限电压0欧姆电阻的使用 跳线/跨接模块电源接入测试点方便布线，减少过孔为调试预留位置 分割地的单点连接 配置电路，避免用户随意修改设置贴片电阻的标注 基本单位为 末位数为倍率，前两位或三位为有效数字如：100=10100=10；1002=100102=10K 尾数为小数的阻值使用R作分隔如：3R6=3.6，49

3、R9=49.9注：对于电容，R作为基本单位pF，1R5=1.5pF；对于电感，R作为基本单位uH，2R2=2.2uH基础器件选型-电容 电容的技术指标标称容量封装尺寸偏差额定电压损耗角正切稳定性（与温度/湿度/气压/震动等因素有关）电容的作用 电荷缓冲池 高频噪声的重要泻放通路 实现交流耦合常用电容的类型 陶瓷电容单层陶瓷（瓷片电容）多层陶瓷（也称独石电容） 铝电解电容（CD） 钽电解电容（CA） 有机薄膜电容聚丙烯电容（CBB）聚苯乙烯电容（CB）涤纶电容（CL）常用SMD电容的分类和特点 COG电容：品质高，稳定性好，容量低，主要用在高稳定和高频电路中 X5R电容：性能稍差，温漂和损耗较大

4、，容量中等，主要用在耦合和去耦电路中 Y5V电容：性能最差，容量最大，温漂大非常，容差可达-20%至+80%，一般仅用于去耦电路中基础器件选型 常用无源器件的选型铝电解电容容量大，漏电较大，固有电感大，成本低非固体电容的性能和寿命受温度影响明显一般用于低频电路的去耦和耦合体积和重量较大，震动场合需考虑加固措施工作电压在额定电压的50%至70%之间为宜高压滤波电容应设置泄放电阻基础器件选型 常用无源器件的选型钽电解电容容量较大，漏电较小，温漂较小，可靠性更好ESR和ESL较小，适合配合LDO器件使用成本高，产品价格波动大一般用于中低频电路的去耦和耦合工作电压应在额定电压的50%以下耐电流冲击的性

5、能较差SMD钽电容封装一般分A/B/C/D/E五种有源电路的去耦电容 使用多个电容并联，获得良好的去耦效果 容量大的电容可稍远离有源器件 容量小的电容应尽量靠近有源器件 去耦电容应尽量放置在电流路径上，即电源和地要先过电容，再进芯片 尽量缩短去耦电容和电源管脚之间的距离 尽量减小电源和地之间的回流包围面积 存在地平面时，过孔应紧靠电容的焊盘去耦电容的作用去耦电容的组合使用有源电路的去耦电容 贴片式陶瓷电容的ESR一般都比较小，在高频滤波中这是一个优势。 在电源电路设计中，单独使用陶瓷电容滤波是不适宜的，必须同时搭配使用钽电容、铝电解电容或者OSCON等类型的电容 在设计中，往往将若干小容值的钽

6、电容并联以提供和大容值钽电容相同的容量 提高设计的可靠性； 降低成本。选择去耦电容的基本原则电容等效电路 等效串联电感ESL：由引脚电感和电容器两极间等效电感串联而成 等效串联电阻ESR：由引脚电阻和器件两极间等效电阻构成基础器件选型-电位器 电位器类型碳膜电位器价格低廉但性能较差，容差约20%陶瓷金属膜电位器应用于中高档设计，性能优良，可用于高频场合，典型容差10%线绕电位器低噪声、温漂小、功率大，成本高，固有电感大多圈电位器的调整性能最佳，成本高，体积大电位器的指标 标称阻值 额定功率 滑动噪声 分辨力 阻值变化规律（线性、对数、指数等） 起动力矩和转动力矩 轴长和轴端结构电位器的使用 谨

7、记：弧刷触点是电位器最大的弱点，电位器引起的电路故障大部分起因于弧刷触点 避免较大的直流通过弧刷，尽可能隔直处理 用作变阻器时，弧刷应与另一固定端连接 建议与固定电阻串联达到最佳调节性能常见电位器图片基础电路选型-电源 功耗较低且对效率不敏感，采用线性稳压 小信号或高精度电路，需注意电源的纹波和噪声 电路功耗较大或输入-输出压差较大或需要升压时，建议采用DC-DC电路 使用DC-DC电路，需注意储能电感的选型 注意电源芯片的散热问题电源设计要点 电源设计要留有足够余量建议比负载峰值功率多留20%左右 注意电源的纹波电源的功率余量不足会增加纹波PCB布线或连线不当，线路电阻过大会增加纹波电路中的

8、高速、高频信号反向影响到电源高速、多IO器件频繁的开关动作导致工作电流瞬变，其电磁干扰会串扰或辐射到电源常见线性稳压器型号/系列特性常见封装1117系列通用LDO，800mA输入-输出压差1.2V, 典型噪声电压0.003%VoSOT-223，SOT-89，TO-2528SOIC，TO-220，TO-26378xx系列1.5A，输入-输出压差2.5V，典型噪声电压10uV/VoTO-220，DDPAK79xx系列1.5A，负极性，输入-输出压差2.5V，典型噪声电压10uV/VoTO-220，DDPAKLM317可调，1.5A，输入-输出压差2.5V，典型噪声电压0.003%VoTO-220，

9、TO-3，TO-252，SOT-223LM337可调，1.5A，负极性，输入-输出压差2.5V，典型噪声电压0.003%VoTO-220，TO-3，TO-252，SOT-223REG103系列超低压差115mV，500mA，可调或固定电压，低噪声33Vrms5DDPAK，TO-2636SOT-223，8SOICLT1962低功耗LDO，300mA，低压差270mV，低噪声20VrmsMSOP-8LT1964低功耗LDO，200mA，负极性，低压差340mV，低噪声30Vrms5TSOT-23线性稳压器原理图示 需注意：输入电压应高于输出电压输入/输出电压差影响效率使用线性稳压器注意事项 输入端

10、的去耦电容 输出端的去耦电容 LDO的输出电容选取不当可能影响稳定性 输入-输出压差较大时需有保护措施开关电源电路结构 BUCK结构DC-DC电路非隔离只能降压 BOOST结构DC-DC电路非隔离只能升压开关电源电路结构 BUCK-BOOST结构DC-DC电路非隔离反相开关电源电路结构 典型的BUCK结构DC-DC电路注意FeedBack路径开关电源电路的应用注意反馈回路的路径开关电源的纹波 LM2575的典型测试波形功率开关管 功率MOSFET的特性通常选用增强型MOSFET作为开关管N沟道与P沟道的特性区别设计DC-DC的注意事项 设计DC-DC电路的一些注意事项注意续流二极管的选型不同的

11、调制方式适的负载能力各不一样使用功率MOSFET时，考虑VGS对RDS(ON)影响使用功率MOSFET时，考虑栅极电荷的影响储能电感取值对滤波效果和动态效果的影响滤波电容对电路的影响（最小值与最大值）开关频率对电路的影响（尺寸、功耗、EMI）基础电路选型-时钟电路 常用类型分立的晶体+反相器构成的振荡器集成一体的有源晶体振荡器、温补晶振锁相环+VCO构成的高稳定/同步时钟晶体 分立晶体振荡器（Crystal/XTAL）晶体的关键参数 基准频率：标称的振荡频率 频率精度：如50ppm (-2070) 容性负载CL：外接振荡电路中分布电容之和，晶体、-R、CL共同决定振荡频率，为了维持振荡频率的稳

12、定，CL不能太小 室温下的精度：如10ppm 253。 老化度：如1ppm/年有源晶振Oscillator 将振荡电路和晶体集成在一个封装内加电即可输出时钟信号频率精度较高，价格也略高晶振的技术指标 基准频率：理想条件下的振荡频率 工作电压：晶振需要外部提供电源电压晶振输出信号的噪声与电源噪声紧密相关 输出电平：晶振的最大优势支持多种电平晶振的技术指标 工作温度范围 频率精度 老化度 启动时间TCXO和VXCO 压控式晶体振荡器VCXO 通过外部控制电压使振荡频率可调 实现原理：控制变容二级的电压，从而改变CL 特点：输出频率可微调 温度补偿式晶体振荡器TCXO频率稳定性更好，不易受环境温度影

13、响价格较高高稳/同步时钟 锁相环+VCO构成的时钟电路使用分频器：FO=FRN使用倍频器：FO=FR/N时钟电路主要指标 精度和稳定度 抖动和相位噪声 温度范围 输出类型 模拟-数字转换器（ADC） 数字-模拟转换器（DAC）数据转换器的分类ADC的应用分类 一般划分为4种类型数据采集；精密工业测量；音频应用；高速应用（采样速率大于5MSPS）ADC的结构分类 一般划分为3种结构：逐次逼近型(SAR型)-型流水线(pipelined)型不同结构ADC的工作频率和应用场合奈奎斯特频率的意义抗混叠滤波电路的作用 采用理想采样器进行采样的，频率为fa的模拟信号在|kfs fa|,k=1,2,3,处具

14、有镜像 任何落在奈奎斯特区内的奈奎斯特带宽之外的频率成分将会被混叠回第一个奈奎斯特区 去除这些不需要的信号，只能由采样器外部的抗混叠滤波器实现采样-保持电路采样-保持电路用于减少孔径误差 AD器件的模拟-数字转化过程需要时间 模拟-数字转化过程中，信号应保持稳定时基抖动对采样结果的影响时基抖动对系统的影响时钟的选择和设计 使用稳定性好的振荡电路提供采样时钟 高速数据转换电路的采样时钟应直接从专用时钟发生电路获取：FPGA的PLL时钟相噪性能不理想，尽量不作为高速ADC/DAC的时钟高速时钟通过FPGA后再输出，其抖动会增加，不适合作为高速ADC/DAC的时钟DAC的结构分类 一般分为4种结构R-2R电阻网络型电压分段式（R-String）-型分段电流导引型（I-Steering）选择ADC/DAC的考虑因素 分辨率和精度（INL、DNL） 积分非线性表示器件在所有的数值点上对应的模拟值和真实值之间误差最大的那