共栅运算跨导放大器

1、 折叠式共源-共栅运算跨导放大器姓名：刘淑杰 学号：U200714149 班级：2007级2班院系：控制系 专业：测控技术与仪器 同组人姓名：黄大龙 葛金炬 目 录1设计目标12相关背景知识2(1)课题背景2(2)题目理解23设计过程33.1 电路结构设计33.2 主要电路参数的手工推导33.3计算DC 增益43.4计算GBW63.5实际计算83.6参数验证104 电路仿真114.1 用于仿真的电路图114.2 仿真网表114.3 仿真波形135 讨论15收获和建议16参考文献181设计目标设计一款折叠式共源-共栅跨导运算放大器（Design a Folded Cascode OTA），其设计

2、指标见下表，参考电路原理图如下图所示，用0.35um coms工艺。CloadDC GainGBWVddIdd3pF40dB50dB300MHz3VDont Care图： 折叠式共源-共栅跨导运算放大器设计步骤与要点：1.直流工作点的分析与设计（DC operation point design and analysis）1) 假设所有的MOS管均工作在饱和区，VGS-VT=200mV，VDD=3V， VSS= 0V，计算OTA的最大输出摆幅。2) 基于0.35 um CMOS工艺，计算和设计MOS管的尺寸，使OTA电路满足最大输出摆幅的要求。3) 以下数据可供设计参考L1,2,3,4 = L

3、min; Lmin= 1m。2.在HSpice电路仿真软件，对所设计的电路进行模拟仿真与设计2相关背景知识(1)课题背景共源共栅级的普及有两个主要原因。第一个主要原因是它们由于大输入阻抗，对单级有相当大的增益。为了得到这个高增益，与输出节点相连的镜像电流源可以用高质量共源共栅镜像电流源实现。通常，得到这个高增益不会导致任何速度降低，而且有时还会提高速度。使用共源共栅级的第二个原因是它们限制了输入驱动晶体管上的电压。这最小化了任何短沟道效应，它在使用的晶体管沟道长度非常短的现代技术中越来越重要。折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制能力，而且在输出端允许自补偿。(2)

4、题目理解本题目要求是基于0.35umCMOS工艺，验证一种折叠共源共栅的运算放大器的参数指标。理论计算和实际分析相结合，并用HSPICE仿真结果达到设计指标要求其电路共有八个MOS管组成，其中M1/M11/M2/M22构成折叠式差分电路，M3/M33/M1/M11构成共源共栅电路。M1是共源结构，整个电路的放大主要是由M1完成，电流源IB1做M1的有源负载；M3是共栅结构，M4做M3的有源负载。由于整个电路是对称的，可以以半边电路为研究对象来求解折叠式运放的小信号电压增益。 假设所有的MOS管都工作在饱和区，此时M4可以当做一个电流源，且保证VGS-VT=200mV。因此在进行直流工作点分析时

5、，要尽量调整电压VB1,VB2，VR1来使所有的MOS的VGS-VT在200MV左右。折叠式运算放大器的一个重要特性是控制输入共模电平接近电源供给的一端电压。补偿通过负载电容C1和C2实现，并实现主要极点补偿。本题要求用0.35um的工艺，设计使所有的L都为1um。3设计过程3.1 电路结构设计图： 折叠式共源-共栅跨导运算放大器3.2 主要电路参数的手工推导（1）计算OTA的最大输出摆幅假设所有MOS管都工作在饱和区：最高输出电压：=3-0.2=2.8V最低输出电压：+=0.4V输出电压峰峰值： +=2.8V -0.4V=2.4V输出直流电压：2.8V-1.2V=1.6V因此输出摆幅在0.4

6、V2.8V（2）计算和设计MOS管的尺寸工艺参数如下：真空介电常数为 相对介电常数：氧化层的厚度：电子的迁移率：空穴的迁移率： 氧化层的电容为：沟道调制参数为： ，其中沟道长度L的单位为：um 3.3计算DC 增益画出OTA等效的的小信号模型根据KCL定理可以得到关系式：把（1）式带入下式：得到：则最后化简的表达式为：3.4计算GBW首先计算出节点nout和n1的阻抗于是：得到表达式：3.5实际计算1）根据电路要求，要求GBW为30MHZ，即2）电压增益要求在40DB到50DB之间，即 而 所以 即：又由于在饱和区，实际存在沟道调制效应 取电流 由萨式方程可得：又因为电流 而电流所以得到：3.

7、6参数验证 经过仿真，可得到以下直流工作点的参数： ， ，于是 因此增益为：以DB为单位： ，实际仿真结果约为43DB，有一定的波动，但出入不大。此时，单位增益带宽为：因为没有考虑到MOS管在高频率的工作条件下的电容效应，理论与实际有一定的偏差，实际仿真中，得到的单位增益带宽为：GBW=30.3M，满足题目要求。4 电路仿真4.1 用于仿真的电路图由于VIEWLOGIC生成的网表有些问题，所以在后面的仿真中采用直接编写网表。4.2 仿真网表.TITLE OTA .OPTIONS LIST NODE POST .OP *电路网表*M1 6 8 10 10 P_33 L=1U W=37U M11

8、7 9 10 10 P_33 L=1U W=37U M4 3 2 1 1 P_33 L=1U W=3.21U M41 4 2 1 1 P_33 L=1U W=3.21U M2 6 11 12 12 N_33 L=1U W=5.97U M21 7 11 12 12 N_33 L=1U W=5.97U M3 3 5 6 6 N_33 L=1U W=1.75U M31 4 5 7 7 N_33 L=1U W=1.75U Cload1 3 0 3P Cload2 4 0 3P *R1 8 13 1MEG*R2 3 13 10MEGVDD 1 0 3V VSS 12 0 0V VB1 2 0 1.72V

9、 VB2 11 0 1.17V VR1 5 0 1.88V IB1 1 10 200U VIN- 8 0 DC=1.5V AC=1V 180 VIN+ 9 0 DC=1.5V AC=1V *直流仿真*.DC Vin- 0 5 0.15 *+ Vin+ 2.5V *.PRINT DC V(3) *交流仿真*.AC DEC 10 0 50MEG .PRINT AC VDB(3) VDB（4） *.LIB 'D:CMOS_035_Spice_Model.lib' TT .END 注释：第1行.TITLE OTA为标题行；第2行.OPTIONS LIST NODE POST为可选项设置

10、，LIST打印出元件总结列表；NODE打印出元件节点表；POST 表示用何种格式储存模拟后的数据，以便与其他工具接口； 第3行.OP 计算直流工作点；第4-15行为电路描述语句，给出8个MOS管的连接节点，L、W参数值以及电阻电容的节点和参数值；第16行VDD 1 0 3V 表示在节点1和GND之间加直流电压3V；第17行VSS 12 0 0V表示节点12和GND之间电压是0，即节点12的电位是0V；第18行VB1 2 0 1.72V表示在节点2和GND之间加直流电压1.72V；第19行VB2 11 0 1.17V表示在节点11和GND之间加直流电压1.17V；第20行VR1 5 0 1.88

11、V表示在节点5和GND之间加直流电压1.88V； 第21行IB1 1 10 200U表示在节点1和10之间加直流电流200uA;第22行VIN- 8 0 DC=1.5V AC=1V 180表示在节点8和GND之间加直流电压1.5V和幅值为1V，初始相角为180度的交流电压；第23行VIN+ 9 0 DC=1.5V AC=1V 表示在节点9和GND之间加直流电压1.5V和幅值为1V，初始相角为0度的交流电压；第24行.DC Vin- 0 5 0.15 电压源Vin-从0V扫描到5V，每次增量为0.15V；第25行+ Vin+ 2.5V 接着24行，电压源Vin+输入直流2.5V；第26行.PRI

12、NT DC V(3) V（4）打印交流分析类型的节点3，4的电压；第27行.AC DEC 10 0 50MEG 指从0-50MHZ范围，每个数量级取10点，交流小信号分析；第28行.PRINT AC VDB(3) VDB（4）打印交流分析类型的节点3，4的电压，以DB单位；第29行.LIB 'D:CMOS_035_Spice_Model.lib' TT表示加入CMOS 0.35um工艺库，存放的路径是D:CMOS_035_Spice_Model.lib；第30行.END为结束语句。实际电路部分不需要重复。但每种仿真激励和相关命令都要给出。4.3 仿真波形(1)交流小信号分析：运

13、放的输出端接3pF的负载电容，在电源电压为3V，共模输入电压为1.5V，在运放输入端接差分交流信号1V，两输入端的输入交流信号相位相反的条件下做交流小信号分析，电路图连接如下：小信号低频电压增益DC gain： 低频小信号电压增益分析图从图上看出，低频电压增益约43DB，满足设计要求（40DB50DB）。单位增益带宽GBW： 低频小信号单位增益带宽分析图从图上看出，0DB对应的频率为30MHZ，很好的满足设计要求（GBW=30MHZ）。(2)直流分析:OTA最大输出电压摆幅：Vin+接2.5V的直流电压，Vin-输入端加从0.25V到5V的直流扫描电压，仿真得到运放输出电压摆幅特性如图所示：

14、最大输出摆幅分析图从图上可以看出，输出电压摆幅是0.4V3V，与理论值0.4V2.8V有一点出入，但基本吻合。5 讨论设计指标表格如下：设计指标理论值实际值DC gain4050DB 43DBGBW30MHZ 30MHZ输出电压范围0.4V2.8V0.4V3.0V分析如下：可以看到DC增益和GBW都很好的达到要求，与理论相符。输出最大电压为3V，略大于理论值2.8V，也在波动范围内。因此整个设计是满足设计要求的。实验出现的困难是用理论值进行仿真时，无论怎样调节VB1，VB2，VR1的值，增益可以达到要求，但带宽最多只有15MHZ。考虑到理论计算时GBW直接影响W1，于是修改W1=37u，再经过

15、调整，最终达到指标，所以理论计算与实际仿真还是有一定的误差的。调试过程中发现VB1，VB2，VR1的取值对指标影响非常大，VB1主要影响增益，VB2是反应最灵敏的，一点点改变都会造成很大的影响，所以应该先固定VB2，再调试其他，而VR1则起辅助增益和带宽的作用，做微调用。收获和建议（1） 个人体会报告进展到这一部分，意味着声势浩大的IC课程设计进入了尾声，这个学期结束了，寒假也来临了，心中不免颇多感触。不光是因为这一路走的太辛苦，纵使仍有些不满意，但也无悔了，只为自己曾经付出的努力。犹记得刚拿到这个题目时的情景，还没有选题，同学中就笼罩着一种恐怖的气氛，大家都在祈祷不要抽到模电的题目。可是偏偏

16、我们就这么“不幸”，看着那一长串的题目，根本不知道如何下手。说实话当时我没有多少信心，总觉得这样的课设都是男生大显身手的时候。那时正值备考高峰期，而我的一门专业选修课恰好也有一份课设要完成，于是我就把IC往后推了推。这期间也零零碎碎的搜集一些资料，软件下载、安装，把模电，IC的书都翻出来从头看起，甚至冲动到要熬夜把老师推荐的那本P.E.艾伦写的CMOS模拟电路设计一书啃完，小组讨论了一次，仍是一头雾水。直到第一次去答疑，助教给了一些参考资料，才算有了一点起色，于是就着手理论计算。开始不知道要加入沟道调制的影响，计算到W2时就卡住了。我还要负责HSPICE软件的使用,对照着HSPICE使用说明一

17、点一点的摸索，真的是从头看起，输入输出，元器件，激励源因为这种软件以前没怎么接触过，上手起来不是很容易，现在想想当时不能只顾着看文字说明，根本没有直观感受，应该实际拿几个例子看看，就会容易一些。总算是把网表大概样子写出来了，导入HSPICE进行仿真。这时出现的难题是我手上没有关于HSPICE操作的资料，仅有的是些关于如何编写网表的理论知识，于是向助教请教，发给我一份关键资料CMOS模拟集成电路设计与仿真（基本版）。就模仿着书上介绍的例子，可是一些很基础的还是不知道，比如Vin-与Vin+输入电压怎么给？怎样写表示两个是反向的？怎样从图上看出DC gain和GBW？VB1，VB2，VR1这些电压

18、又是多少？没有办法了，只好临时向第九题的助教请教（我们助教当时有事），也谢谢他抽空给我解答。进展到这里看似就比较顺利了，图形出来了，指标也读出来了。但是问题又来了，怎样调VB1，VB2，VR1的值都达不到带宽要求，最后只好改W1的值。开始调试也没有经验，胡乱修改，总想着哪次碰到就调好了，殊不知这是最没有效率的方法。应该一个一个的调试，从变化最大的那个开始。熬到两点终于把参数调出来，指标完成的很好，只是W1修改的跟理论值有些出入。 写了这么多只是想把自己这一路的点滴记录下来，当然不能表达完整，有时候困扰的不是技术上的难题，更多的是心里上的挣扎。比如看到周围同学都在着手微机原理，自控原理这些关键科目的学习，我却呆在寝室把软件拆了又装，周围组都是男生出面，我们组却要女生挑大梁，甚至自己起着领头的作用。还好隔壁班的一位同学也是唱独角戏，于是就跟他一起合作，共同解决了不少问题。 关于这次IC课设自己的收获，我想有二点：一是通过自己的努力解决了一个实际问题，完成一个从0到1的跨越，一次自我的挑战；二是对于CMOS设计方法有了一些了解，揭开了它神秘的面纱，不再觉得恐惧；对于一些通用的课题研究方法有了切身的体会，为以后的学习提供宝贵的经验。 至于建议，只是觉得课程设计安排的时间不是很合理，但这恰恰也是一个大的考验。关