微机原理与接口技术第六章

1、微机原理及接口技术 第六章第六章存储器及其接口方法存储器及其接口方法z 存储器分类和存储原理z 存储器系统的层次结构z 存储器的地址选择z 存储器与CPU的连接微机原理及接口技术z 存储器系统是计算机的重要组成部分z(1)内存：也称主存。 CPU可直接对它进行存入和取出信息， 存放CPU当前正在处理的程序和数据， 它的存取速度尽可能与CPU匹配。z(2)外存：属外设，也称辅助存储器。 用来存储CPU当前不急用的信息， 一旦需用，则通过接口电路送至内存， 速度低些，容量大。微机原理及接口技术第一节第一节 存储器分类和存储原理存储器分类和存储原理z1. 按功能分类按功能分类z (1) 主存z 一般

2、为半导体存储器z 100ns2sz (2) 辅存z 磁表面存储器，光盘存储器z 容量大，速度慢(sms级间)微机原理及接口技术z2. 按存储介质按存储介质z (1) 半导体存储器z (2) 磁介质存储器z (3) 光盘存储器微机原理及接口技术z3.按存取方式按存取方式z(1) 随机存取存储器RAM (Random Access Memory) 双极型，MOS型z(2) 只读存储器ROM (Read Only Memory) 掩膜ROM，PROM，EPROM，EEPROM，闪存z(3) 顺序存取存储器SAM (Sequential Access Memory) 信息一般以文件或数据块形式按顺序存

3、放。z(4) 直接存取存储器DAM (Direct Access Memory) 介于随机和顺序存放之间，如磁盘。 微机原理及接口技术z 1. 存储容量存储容量z 字节(B) ，千字节(KB) ，兆字节(MB)，千兆字节(GB) 字长为16位，64K容量，写作64K16位。z2. 存取时间存取时间z 读取时间TA：收到读命令到信息读出所需时间。z 存储周期TM：CPU两次访问存储器的最小间隔时间微机原理及接口技术微机原理及接口技术z 1. 存储体存储体z 存储信息由许多存储元件组成，排列成矩阵。如字长8位，存一个字节需8个存储元件。z 容量为1K8位，则存储元件 10248=8192z(1)

4、存储地址：z 对每一个存储单元的编号。z(2) 存储地址线数n与存储单元数N：2n=N 例：1K8位 地址线为10根，即： 210=1K 微机原理及接口技术z2. 地址选择电路地址选择电路z 地址码寄存器，地址译码器z 作用是对地址译码，选中存储体中的某一存储单元。z3. 读写和控制电路读写和控制电路z 读/写放大器，数据寄存器，控制电路。z (1) 读RD，写WR，控制数据信息流向。z (2) CS片选，对存储器芯片进行选择， CS=0，选中该芯片。微机原理及接口技术z1.静态静态RAM(SRAM)行线X列线YT6T5T1T3T4T2T7T8123写控制读控制数据线+5V(1) 双稳态触发器

5、两个稳态分别表示0和1行列高,T5-T8导通,该存储单元选中,可读写读:读线高写线低,门1、2关闭3打开触发器状态(A点电平)通过T6、T8三态门3送数据线。写：写线高，读线低，门1，2打开，3关闭。写入1：门2输出1经T8、T6，加至T1栅极，门1输出低电平经T7、T5加至T2栅极，使T1导通，T2截止，触发器为1状态。写入0：数据线低，结果T1截止，T2导通。A微机原理及接口技术说明：说明：z(2) 信息可以写入，可以读出。z(3) 电源关掉后，所有信息消失。z(4) 存储容量小，功耗较大，集成度不高。微机原理及接口技术2. 动态动态RAM(DRAM)T3T4T1T2CCrVpp预充电读选

6、择写选择写数据线读数据线z(1)以MOS管栅极电容C是否充有电荷来记忆0和1。写入：写选择=1T1导通,信息进入写数据线,对电容C充电,写后T1截止，电荷(信息)保存在C上。读出：1)先在T4栅极预充电脉冲,T4导通，Cr充电，读数据线=1。2)读选择=1T3导通。zC有电荷(信息1),T2导通,Cr 放电,读数据线=0,经反相可得到原存信息。z若C无电荷,T2截止,Cr不放电,读数据线=1微机原理及接口技术说明：说明：z(2) 电容的漏电，信息要消失，2ms内必须刷新一次。z(3) 结构简单，存储容量大，功耗较低。微机原理及接口技术动态动态RAM刷新：刷新：z 动态RAM的地址分行地址行地址

7、和列地址列地址。z 例如64K容量：z (1) 16根地址线，分为8根行地址线，8根列地址线。z (2) 行地址选通RASz 列地址选通CASz 这样只需8根地址线管脚，可减少引线。z (3) 刷新过程是先读出，再对其重写。z (4) 刷新按行按行进行，只加行地址。32微机原理及接口技术z 1. 掩膜式掩膜式ROMzMOS管0 :跨接1 :不跨接微机原理及接口技术2. 一次性可编程程序只读存储器一次性可编程程序只读存储器(PROM)z 常见的是熔丝型。z 记忆单元由三极管连接一段镍-铬熔丝组成。z 注意：注意：PROM只能编程一次。z (1) 信息0：镍-铬熔丝存在z (2) 信息1：镍-铬熔

8、丝烧断微机原理及接口技术3. EPROMz紫外线擦除紫外线擦除EPROMz 存储元件常用浮置栅MOS管做成，出厂时做成全“1“。z编程写入：由用户通过高压脉冲写入信息，导致漏极PN结产生雪崩击穿，管子导通，表示写入0。z擦除：芯片上有一个石英窗口，置于紫外线灯下， 照射1025分钟，紫外线使浮栅上的电荷 得以泄放，恢复到原来不带电荷的状态1。z 工作时只能读出。平时窗口封住,防止光线进入微机原理及接口技术z1. 工作原理工作原理z 载磁体：在基体表面喷镀上一层很薄的磁性材料。z 读写磁头：上有读线圈和写线圈。z 利用磁头来形成和判别磁层中的不同磁化状态的。z2. 磁盘存储器磁盘存储器z 硬磁盘

9、 Hard Diskz 软磁盘 Floppy Diskz 盘片：存储介质。分磁道，扇区。微机原理及接口技术z 激光技术。z特点：特点：z (1) 容量大，CD-ROM 680Mz (2) 可靠性高。z (3) 应用范围广。z分类：分类：z (1) 只读光盘CD-ROMz (2) 可重写型光盘CD-RWz (3) DVD-ROM微机原理及接口技术第二节第二节 存储器系统的层次结构存储器系统的层次结构z 大容量，高速度，低成本z 把各种不同存储容量，不同存取速度的存储器按一定的体系结构组织起来，使所存放的程序和数据按层次分布在个存储器中，这就是存储器系统的层次结构层次结构。微机原理及接口技术z三级

10、：三级：z(1) 高速缓冲存储器 (Cache) 双极型RAMz L1 CPU内以核心频率工作z L2 以CPU一半频率工作(Pentium Pro、P和P)z L2 主板上以总线频率工作微机原理及接口技术z(2) 主存储器 DRAMz EDO DRAM(扩展数据输出)、SDRAM(同步动态) 、DDRSDRAM(双数据速率) 、RDRAM(突发存取)z(3) 辅助存储器z 磁表面存储器，光盘存储器z二个层次：二个层次：z (1) Cache-主存储器z (2) 主存储器-辅助存储器微机原理及接口技术1. Cache-主存储器层次主存储器层次z(1) CPU和主存间速度差大约一个数量级， 设置

11、Cache提高计算机处理速度。z(2) Cache一般容量不大，但速度很高，CPU执行的程序事先从主存调入Cache，CPU对Cache读取。z(3) 从CPU看zCache-主存层次的速度接近于Cache的速度； 容量是主存的容量； 每位价格也接近于主存的 微机原理及接口技术2. 主存主存- -辅存层次辅存层次z(1) 主存速度较快，辅存速度较慢，但容量很大，辅存信息调入调出主存，采用虚拟存储技术实现的。z(2) 该层次的速度接近于主存的速度，容量和价格接近于辅存的。33微机原理及接口技术z Cache是位于CPU和主存之间的一级存储器，速度与CPU相匹配，容量能存放一段时间内CPU要用到的

12、指令和数据。Cache主存储器辅助硬件CPU(1) 将当前最活跃的那一部分信息自动的从主存调入Cache，而将运行结束的那一部分替换出去(2) 要能进行主存地址与Cache地址的自动转换z 1. 辅助硬件的主要功能辅助硬件的主要功能微机原理及接口技术z 2. 结构与工作原理结构与工作原理Cache存储器主存替换控制部件CPU主存-Cache地址变换机构Cache地址寄存器主存地址寄存器命中不命中地址总线数据总线(1) Cache存储器，速度比主存快5-10倍，能存放主存一部分程序块和数据块副本，按块交换，每块16-64字节。(2) 主存地址与Cache地址的自动转换。1)CPU送出地址，主存-

13、Cache地址变换机构从主存地址寄存器获取地址判断该单元内容是否已在Cache中存有副本。2)已存有副本在Cache中称命中，立即把访问主存地址变换成它在Cache中的地址，访问Cache存储器。3)没有副本在Cache中称不命中，CPU转去直接访问主存，并将包含该存储单元的一块信息装入Cache。(3)替换控制部件，当Cache已存满，就必须根据某种算法，替换掉Cache中原来的某块信息，以保证最高的命中率。微机原理及接口技术z 1. 虚拟虚拟存储器存储器z 虚拟存储器是建立在主存-辅存物理结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系。z 2. 虚地址和实地址虚地址和

14、实地址z 虚拟存储器的辅存也能让用户象内存一样使用，用户编程时，指令地址允许涉及辅存大小的空间范围，这种指令地址称“虚地址”或叫“逻辑地址”。z 实际的主存储器单元的地址则称为“实地址”或“物理地址”。微机原理及接口技术第三节第三节 存储器的地址选择存储器的地址选择z地址选择地址选择(译码译码)：对存储器单元的地址安排。z 地址总线的低位地址接芯片的地址线，某一高位地址直接接至某一芯片的CS线。z优点：简单，不需译码逻辑电路。z缺点：地址不连续，存在地址重叠，即一个存储单元有多个地址。 微机原理及接口技术z 地址总线的低位地址接芯片的地址线，对全部高位地址线进行译码，译码后的输出线接存储芯片的

15、CS线。z优点：地址连续，无重叠，不浪费地址空间。z缺点：译码逻辑电路较多。微机原理及接口技术z例例1：采用线性译码，用四片6116构成8K8位RAM。静态RAM，2 K8位，211=2048，11根地址线。设CPU地址总线16根。地址线z 地址线A0A10直接接6116的地址线A0A10 z 地址线的高位A11A14分别接四个芯片的CS 写允许读允许数据线片选微机原理及接口技术A15 A14A13A12A11A10A0 地址范围A0A106116#1D0D7A0A106116#2D0D7A0A106116#3D0D7A0A106116#4D0D7D0D7A0A10CSCSCSCSA11A12

16、A13A14#1 1/0 1 1 1 0 1/07000H77FFH F000HF7FFH#2 1/0 1 1 0 1 1/06800H6FFFH E800HEFFFH#3 1/0 1 0 1 1 1/05800H5FFFH D800HDFFFH#4 1/0 0 1 1 1 1/03800H3FFFH B800HBFFFHz可见：可见：(1) 地址不连续。z (2) 地址重叠，即每个芯片有二组地址。z注意：注意：高位地址线中只有一个0信号，其余全是1。微机原理及接口技术z例例2: 采用全译码，四片6116构成8K8位RAM。设CPU地址总线16根。z 用译码器来实现全译码方式，常用的有74LS

17、138(3-8译码器)，74LS154(4-16译码器)。不满足不满足 1 1 1 1 1 1 1 1(2)译码器输出低电平有效，一次只有一个输出有效一个输出有效。G1 G2B G2A C B A y7 y6 y5 y4 y3 y2 y1 y0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1

18、 1 1(1) G1=1，G2B=0,G2A=0译码器工作工作。(3)当G1，G2B，G2A中有一个信号不满足条件，译码器不工作不工作。微机原理及接口技术 M/IO A15 A14 A13 A12 A11 地址范围z可见：z (1)地址连续，8K RAM，0000H1FFFH。z (2) 没有重叠现象，各存储单元的地址是唯一的。 0 未选中CS1 1 0 0 0 0 0 0000H07FFHCS2 1 0 0 0 0 1 0800H0FFFHCS3 1 0 0 0 1 0 1000H17FFHCS4 1 0 0 0 1 1 1800H1FFFH微机原理及接口技术第四节第四节 存储器与存储器与CPU的连接的连接z考虑的问题：考虑的问题：z(1) CPU的负载能力z(2) 存储器的速度与CPU的时序配合 存储器速度不能满足，要插入Tw周期。z(3) 存储器的地址分配和选片u ROM，RAM，地址要分配。u 多个芯片组成，如何产生选片信号CS。RD，WR，M/IOz(