计算机学科专业基础综合组成原理-中央处理器(CPU)(二)

1、计算机学科专业基础综合组成原理-中央处理器（CPU）（二）（总分：100.00，做题时间：90分钟）一、B单项选择题/B（总题数：47,分数：47.00）1. CPU中运算器的全部功能是。« A.产生时序信号«B.完成算术逻辑运算C.取指令、分析指令并执行指令* D.指令控制、操作控制、时间控制和中断处理（分数：1.00 ）A.B. VC.D.解析：解析运算器负责对数据进行加工和处理，即完成算术逻辑运算。2. 流水线计算机中，下列语句发生的数据相关类型是 。ADD R1, R2, R3; （R2）+（R3） R1ADD R4, R1, R5; （R1）+（R5） R4* A

2、.写后写B.读后写C.写后读* D.读后读（分数：1.00 ）A.B.C. VD.解析：解析数据相关类型包括 RAW写后读）、WAW写后写）、WAR读后写）。设有i和j两条指令，i指 令在前，j指令在后，则3种相关的含义如下。 RAW写后读）：指令j试图在指令i写入寄存器前就读岀该寄存器的内容，这样指令 j就会错误地读岀该寄存器旧的内容。 WAR读后写）：指令j试图在指令i读岀该寄存器前就写入该寄存器，这样指令 i就会错误地读岀该寄存器的新内容。WAW（后写）：指令j试图在指令i写入寄存器前就写入该寄存器，这样两次写的先后次序被颠倒，就会错误地使由指令i写入的值成为该寄存器的内容。在这两条指令

3、中，都对 R1进行操作，其中前面对 R1写操作，后面对R1读操作，因此发生写后读相关。3. 在CPU的状态字寄存器中，若符号标志位SF为“ 1”，表示运算结果是 。* A.正数* B.负数* C.非正数* D.不能确定（分数:1.00）A.B.C.D. V解析：解析状态字寄存器用来存放 PSV, PSW包括两个部分：一是状态标志，如进位标志（C）、结果为零标志（Z）等，大多数指令的执行将会影响到这些标志位；二是控制标志，如中断标志、陷阱标志等。SF符号标志位，当运算结果最高有效位是1，SF=1；否则，SF=O。当此数是有符号数时，该数是个负数；当此数为无符号数时，SF的值没有参考价值。4. 已

4、知一台时钟频率为 2GHz的计算机的CPI为1.2。某程序P在该计算机上的指令条数为 4X109。若在该 计算机上，程序P从开始启动到执行结束所经历的时间是 4s,则运行P所用CPU时间占整个CPU时间的百 分比大约是。«A.40%«B.60%«C.80%«D.100%（分数：1.00 ）A.B. VC.D.解析：解析程序的执行时间1.2 X4X10 9/2GHz=2.4s，所占百分比为（2.4/4） X100%=60%5. 所谓n位的CPU这里的n是指。« A.地址总线线数* B.数据总线线数C.控制总线线数* D.I/O线数（分数：1.00

5、 ）A.B. VC.D.解析：解析数据总线的位数与处理器的位数相同，也就表示CPU一次所能处理数据的位数，即CPU的位数。6. 在具有中断系统的 CPU中有中断标志寄存器，它用来 。* A.向CPU发出中断请求* B.提示CPU是否进入中断周期* C.开放或关闭中断系统* D.以上都不对（分数:1.00）A. VB.C.D.解析：解析中断标志寄存器用来标志是否有中断申请，故选A。7. CPU中的控制器的全部功能是。« A.产生时序信号« B.从主存中取岀指令并完成指令操作码译码C.从主存中取岀指令、分析指令并产生有关的操作控制信号« D.以上都不对（分数：1.00

6、 ）A.B.C. VD.解析：解析控制器的全部功能包括取出指令、分析指令和执行指令，答题时应考虑全面。8. 下列关于计算机系统中的概念中，正确的是 。« A.CPU中包括地址译码器« B.CPU中程序计数器中存放的是操作数地址* C.CPU中决定指令执行顺序的是程序计数器* D.在CPU中状态寄存器对用户是完全透明的（分数：1.00 ）A.B.C. VD.解析：解析地址译码器是主存等存储器的组成部分，其作用是根据输入的地址码唯一选定一个存储单元，它不是CPU的组成部分，地址译码器位于存储器，故A错误。程序计数器中存放的是欲执行指令的地址，故B错误。 程序计数器决定程序的执行

7、顺序，故C正确。 程序状态字寄存器对用户不透明，故D错误9. 三级时序系统提供的三级时序信号是 。* A.指令周期、机器周期、节拍* B.指令周期、机器周期、时钟周期* C.机器周期、节拍、工作脉冲* D.指令周期、微指令周期、时钟周期（分数：1.00 ）A.B.C. VD.解析：解析三级时序系统提供的三级时序信号包括机器周期、节拍和工作脉冲。（1）机器周期 在一个控制阶段内均持续起作用的信号。 通常用周期状态寄存器来标志和指明某周期控制。 指令周期可分为取指周期、分析周期和执行周期。节拍 把一个机器周期分成若干个相等的时间段，每个时间段对应一个电位信号，称节拍电位。 一般都以能保证ALU进行

8、一次运算操作作为一拍电位的时间宽度。（3）工作脉冲 及时改变标志状态。 工作脉冲的宽度一般为节拍电位宽度的1/N，只要能保证所有触发器都能可靠地、稳定地翻转即可。一台计算机机内的控制信号 一般均由若干个机器周期状态、若干个节拍电位及若干个时标脉冲这样的三级控制时序信号定时完成。10. CPU响应中断的条件是。« A.屏蔽标志为1« B.屏蔽标志为0« C.开中断标志为1* D.开中断标志为0（分数：1.00）A.B.C. VD.解析：解析在中断系统中有一个允许中断触发器 （开中断标志），它可被开中断指令置“ 1”，也可被关 中断指令置“ 0”。当允许中断触发器为“

9、 1”时，意味着CPU允许响应中断源的请求；当其为“ 0”时，意味着CPU禁止响应中断。每个中断请求触发器有一个屏蔽触发器（屏蔽标志），屏蔽触发器为“ 1”时，CPU接收不到该中断源的中断请求，即它被屏蔽，但CPU仍可以响应其他中断请求。这里要注意二者的区别。所以A、B都是错误的。11. 一般情况下，采用下列哪种编码方式时，微指令的控制字段位数最多 。* A.直接编码方式* B.字段直接编码方式* C.字段间接编码方式* D.以上都不对（分数：1.00 ）A. VB.C.D.解析：解析采用直接编码方式时，每个微操作命令都对应控制字段中的1位控制位，此时控制字段位数最多。12. 设指令由取指、分

10、析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量单流水线处理器，连续执行8条指令，则该流水线的加速比为 。«A.3 B.2«（分数:1.00 ）A.B.C.D. V解析：解析当采用流水线时，第一条指令完成的时间是3t，以后每t都有一条指令完成，故总共需要的时间为3t+（8-1）t=10t；当不采用流水线时，完成12条指令总共需要的时间为8X3t=24t，所以加速比=24t/10t=2.4。13. 超长指令字技术是通过来提高指令的并行性的。« A.缩短原来流水线的处理器周期B.在每个时钟周期内并发多条指令 C.把多条能并行执行的指令组合成一条具有多

11、个操作码字段的指令« D.把指令分配到多核CPU的不同内核上执行（分数：1.00 ）A.B.C. VD.解析：解析超长指令字技术有点类似于超级标量，是一条指令来实现多个操作的并行执行，之所以放到 一条指令是为了减少内存访问。通常一条指令多达上百位，有若干操作数，每条指令可以做不同的几种运 算。知识点回顾：将一条指令分成若干个周期处理以达到多条指令重叠处理，从而提高CPU部件利用率的技术叫做标量流水技术。超级标量是指 CPU内一般能有多条流水线，这些流水线能够并行处理。14. 下面有关CPU的寄存器的描述中，正确的是 。A.CPU中的所有寄存器都可以被用户程序使用* B. 一个寄存器不

12、可能既作数据寄存器，又作地址寄存器* C.程序计数器用来存放指令* D.以上都不对（分数：1.00 ）A.B.C.D. V解析：解析IR、MAR MDF是 CPU的内部工作寄存器，在程序执行的过程中是自动赋值的，程序员无法 对其操作，或者称为用户不可见，故A错误。通用寄存器既可以用作数据寄存器，又可以用作地址寄存器,故B错误。程序计数器用来存放下一条指令在主存中的地址，故C错误。所以选Do15. 硬连接控制器是一种型控制器。« A.组合逻辑 « B.时序逻辑« C.存储逻辑 D.同步逻辑（分数：1.00 ）A. VB.C.D.解析：解析根据产生微操作控制信号的方式

13、不同，控制器可分为组合逻辑型、存储逻辑型、组合逻辑与 存储逻辑结合型3种，它们的根本区别在于 CU的实现方式不同，而控制器中的其他部分基本上是大同小异 的。组合逻辑型：采用组合逻辑技术来实现，也称为硬连接控制器，其控制单元是由门电路组成的复杂 树形网络。这种方法是分立元件时代的产物，即以使用最少器件数和取得最高操作速度为设计目标。速度快是其最大优点。 其缺点是控制单元的结构不完整，使得设计、调试、维修都较困难，难以实现设计自动 化。存储逻辑型：这种控制器称为微程序控制器，采用存储逻辑来实现，也就是把微操作信号代码化， 使每条机器指令转化称为一段微程序并存入一个专门的存储器（控制存储器）中，微操

14、作控制信号由微指令产生。其优点是设计规整，调试、维修、更改以及扩充指令方便。其缺点是增加了一级控制存储器，指令的执行速度比组合逻辑控制慢。组合逻辑和存储逻辑结合型：是组合逻辑技术和存储逻辑技术结合的产物，克服了两者的缺点，是一种较有前途的方法。16. 下面有关指令周期的叙述中，错误的是 。* A.指令周期的第一个机器周期一定是取指周期B.所有指令的执行周期一样长* C.在有间接寻址方式的指令周期中，至少访问两次内存* D.在一条指令执行结束、取下条指令之前查询是否有中断发生（分数：1.00 ）A.B. VC.D.解析：解析指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令

15、、分析指 令到执行完所需的全部时间，故指令周期的第一个机器周期一定是取指周期，A正确。每条指令完成的操作不同，有的指令只要把一个寄存器的内容送到另一个寄存器，有的要进行简单的加/减法运算，还有的是复杂的乘/除法运算，这些操作所花的时间相差很大， 所以不是所有指令的执行子周期都一样长，故B错误。间接寻址方式的指令地址码给岀的是操作数地址的地址，因此在取得操作数过程需要访问两次内存，第一 次根据地址码到内存取操作数地址，第二次根据操作数地址到内存取操作数，故C正确。现代计算机系统都具有中断功能，在具有中断功能的系统中，除了指令本身要求的操作以外，每条指令执行结束、取下条 指令之前，还要检测有没有中

16、断请求，所以D正确。17. 计算机的执行速度与有关。* A.主频* B.主频、平均机器周期* C.主频、平均机器周期和平均指令周期D.以上都不对（分数:1.00 ）A.B.C. VD.解析：解析计算机的执行速度指平均指令执行速度，而平均指令执行速度为*计算岀来，本题可将主频改为机器周期。从本题也可得岀，不能说计算机的主频越大,因为还跟其他因素相关。18. 微程序存放在 中。* A.控制存储器« B.RAM« C.指令寄存器* D.内存储器（分数：1.00 ）A. VB.C.D.解析：解析微程序存放在控制存储器中。19. 微程序控制存储器属于的一部分* A.主存* B.外存*

17、 C.CPU* D.以上都不是（分数：1.00 ）A.B.C. VD.解析：解析微程序控制存储器用来存放微程序，是微程序控制器的核心部件，属于属于主存。20. 在微程序控制的计算机中，若要修改指令系统，只要 。* A.改变时序控制方式* B.改变微指令格式* C.增加微命令个数* D.改变控制存储器的内容机器周期可以由主频 速度也一定越快，CPU的一部分，而不（分数：1.00 ）A.B.C.D. V解析：解析在微程序控制的计算机中，指令系统的每一条指令都被编写成一个微程序，而微程序就是存 储在控制存储器。所以要修改指令的内容，就需要改变控制存储器中微程序的内容。21. 在采用增量方式的微指令中

18、，下一条微指令的地址 。« A.在微指令计数器（卩PC）中B.在程序计数器（PC）中C.根据条件码产生«D.在当前的微指令中（分数：1.00 ）A. VB.C.D.解析：解析增量方式又称为计数器方式，也就是用微程序计数器（卩PC）来产生下一条微指令的地址。22. 在采用断定方式的微指令中，下一条微指令的地址 。« A.在微指令计数器（卩PC）中B.在程序计数器（PC）中« C.根据当前的微指令的后继地址和转移控制字段条件码产生* D.在当前的微指令中（分数：1.00 ）A.B.C. VD.解析：解析在断定方式的微指令中，微指令格式中设置一个后继地址字段，

19、用于指明下一条要执行的微 指令的地址。同时通过转移控制字段进行条件测试，并根据测试结果对后继地址修改，形成转移微地址。23. 微地址是指微指令。* A.在主存的存储位置B.在堆栈的存储位置* C.在磁盘的存储位置* D.在控制存储器的存储位置（分数：1.00 ）A.B.C.D. V 解析：解析一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序， 微程序存放在控制存储器中，微指令在控制存储器中的存储位置称为微指令。24. 下面有关程序计数器（PC）的叙述中，错误的是 。« A.每条指令执行后，PC的值都会被改变« B.PC的值由CPU在执行指令过程

20、中进行修改C.条件转移指令时，PC的值总是修改为转移目标指令的地址« D.PC的位数一般和存储器地址寄存器 （MAR）的位数一样（分数：1.00 ）A.B.C. VD.解析：解析当执行指令（包括转移指令）时，CPU将自动修改。PC的内容，即每执行一条指令 PC增加一 个量，这个量等于指令所含的字节数，以便使其保持的总是将要执行的下一条指令的地址，故A正确。在程序开始执行前，必须将它的起始地址，即程序的第一条指令所在的内存单元地址送入PG当执行指令时，CPU将自动修改PC内容，使其保存的总是将要执行的下一条指令的地址，故B正确。当执行到转移指令时，对于无条件转移或调用、返回等指令，则P

21、C的值直接修改为目标指令地址；对于条件转移（分支）指令，则必须根据前面指令或当前指令执行的结果标志，确定是把转移目标地址还是把下一条指令地址送到PG所以转移指令时，PC的值并不总是直接修改为转移目标指令的地址，故C错误。程序计数器的位数取决于CPU能够访问的程序存储空间的大小，一般情况下为主存储器，所以程序计数器的位数与主存储器地址 的位数相等，而主存储器地址取决于主存储器的容量。也就是说，程序计数器（PC）的位数跟存储器地址寄存器（MAR）的位数相等，所以D正确。25. 累加器中。* A.没有加法器功能，也没有寄存器功能* B.没有加法器功能，有寄存器功能* C.有加法器功能，没有寄存器功能

22、* D.有加法器功能，也有寄存器功能。（分数：1.00 ）A.B. VC.D.解析：解析在中央处理器CPU中，累加器是一种暂存器，用来存储计算所产生的中间结果。如果没有累 加器这样的寄存器，那么在每次计算（加法，乘法，移位等）后就必须要把结果写回到内存中，然后也需再读回来。而从内存读的速度远不如ALU从累加器读取数据的速度，故本题选B26. 机器主频的倒数（一个节拍）等于。* A.CPU时钟周期* B.主板时钟周期* C.指令周期* D.存储周期（分数:1.00）A. VB.C.D.解析：解析CPU时钟周期，通常为节拍脉冲，既主频的倒数，它是处理操作的最基本的单位，故本题选A。27. 下列寄存

23、器中，对汇编语言程序员不透明的是 。« A.存储器地址寄存器（MAR）B.程序计数器（PC）C.存储器数据寄存器（MDR）« D.指令寄存器（IR）（分数：1.00 ）A.B. VC.D.解析：解析用户可见寄存器，指用户程序中的指令可直接访问或间接修改其值的寄存器，包括通用寄存 器、地址寄存器和程序计数器（PC）。用户部分可见寄存器，指用户程序中的指令只能读取部分信息的寄存 器，如程序状态字寄存器（PSWR或标志寄存器（FLAG），其内容由CPU根据指令执行结果自动设定，用户程 序执行过程中可能会隐含读岀其部分内容，以确定程序的执行顺序，但不能修改这些寄存器的内容。用户不可

24、见寄存器，指用户程序不能进行任何访问的寄存器。这些寄存器大多用于记录控制信息和状态信息， 只能由CPU硬件或操作系统内核程序访问，例如，指令寄存器IR用来存放正在执行的指令，只能被硬件访问；存储器地址寄存器（MAR）和存储器数据寄存器（MDR）分别用来存放将要访问的存储单元的地址和数据， 也由硬件直接访问；中断请求寄存器、进程控制块指针、页表基址寄存器等只能由内核程序访问，因此也 都是用户不可见寄存器。28. 下列有关控制器各部件功能的描述中，错误的是 。* A.控制单元是其核心部件，用于对指令操作码译码并生成控制信息* B.PC称为程序计数器，用于存放下一条指令所在单元的地址* C.通过将P

25、C按当前指令长度增量，可实现指令的按序执行* D.IR称为指令寄存器，用来存放当前指令的操作码（分数：1.00 ）A.B.C.D. V解析：解析前三个选项都正确，D错误，指令寄存器（IR）用来保存当前正在执行的一条指令，而不只是 操作码。29. 通常情况下，下列部件中不包含在中央处理器中的是 。* A.ALU* B.DRAMC. 寄存器D. 控制器（分数:1.00 ）A.B. VC.D.解析：解析CPU包括运算逻辑部件（ALU）、寄存器部件和控制部件等，故本题选Bo30. 下列有关数据通路的叙述中，错误的是 o« A.数据通路由若干操作元件和状态元件连接而成«B.数据通路的

26、功能由控制部件送岀的控制信号决定«C.ALU属于操作元件，用于执行各类算术和逻辑运算D.通用寄存器属于状态元件，但不包含在数据通路中（分数：1.00 ）A.B.C.D. V解析：解析数据通路包括组合逻辑单元和存储信息的状态单元。组合逻辑单元用于对数据进行处理，如 加法器、ALU扩展器（0扩展或符号扩展）、多路选择器，以及总线接口逻辑等；状态单元用于对指令执行 的中间状态或最终结果进行保存，如触发器、寄存器等，故本题D错误。31. CPU中保存当前正在执行指令的寄存器是 o« A.PC* B.IR« C.AR* D.DR（分数：1.00 ）A.B. VC.D.解析：

27、解析PC（Program Counter ，程序计数器）：用于指出下一条指令在主存中的存放地址。IR（lnstruction Register ，指令寄存器）：用于保存当前正在执行的那条指令的代码。MAR（MemorAddressRegister，地址寄存器）：用来保存当前 CPU访问的内存单元的地址。MDR（Memory Data Registe，数据寄存器）：用来暂存由内存储器中读岀或写入内存的指令或数据。这4个寄存器的作用属于最基础的知识，记清楚英文全称，功能自然就记住了。32. 在变长指令字格式的处理器中，下一条指令地址的计算方法为 o* A.PC+1 B.PC+当前指令的字节数C.P

28、C+下 一条指令的字节数D.不确定（分数:1.00 ）A.B. VC.D.解析：解析变长指令字格式是一种不规则型指令集，指令长度不一，每条指令所占字节数不同，因此，在计算下一条指令的地址时，应将当前指令地址（PC的内容）加上当前指令的字节数，故本题应该选Bo C是个明显错误的选项，既然不知道下一条指令的地址，又如何能够知道下一条指令的字节数。33. 假设计算机的主频为 500MHz该计算机执行的99%勺指令的指令周期=取指周期+执行周期，其中取指周期需2个时钟周期，执行周期需 2个时钟周期，那么该计算机的CPI大约为o«A.2«B.4«C.125M«D.

29、250M（分数：1.00 ）A.B. VC.D.解析：解析99%的指令的指令周期=取指周期+执行周期=2个时钟周期+2个时钟周期=4个时钟周期，即 一条指令大约平均需要 4个时钟周期完成。即 CPI=4o （注：CPI（Cycles Per Instruction）表示每条计算机指令执行所需的时钟周期，有时简称为指令的平均周期数。）34. 下列有关微指令格式的描述中，错误的是 o* A.相对于直接编码（控制）方式，字段直接编码方式的控存利用率更高* B.相对于字段直接编码方式，直接编码（控制）方式的执行速度更快* C.相对于断定法（下址字段法），采用增量计数器法的微指令格式更短* D.相对于水

30、平型微指令，一条垂直型指令中包含的微命令更多（分数：1.00 ）A.B.C.D. V解析：解析直接编码方式不需要译码，但微指令字长过长。字段直接编码方式缩短了微指令字长，但因为要通过译码电路再发岀微命令，因此比直接编码方式慢，故A和B都是正确的描述。 采用断定法，需要多一个下地址字段，而增量计数器法则不需要，故采用增量计数器法的微指令格式更短，故C正确。水平型指令的特点是一次能定义并执行多个并行操作的微指令，而垂直型微指令通常只有12个微命令，不强调并行控制功能，故水平型微指令包含的微指令更多，故D错误。35. 下列有关指令和微指令之间关系的描述中，正确的是 oA. 条指令的功能通过执行一条微

31、指令来实现B. 一条指令的功能通过执行一个微程序来实现C. 一条微指令的功能通过执行一条指令来实现D. 条微指令的功能通过执行一个微程序来实现（分数：1.00）A.B. VC.D.解析：解析微程序设计的概念：将一条机器指令编写成一个微程序，每一个微程序中包含若干条微指令,而每一条微指令又对应一个或几个微操作命令。然后把这些微程序存到一个控制存储器中，用寻找用户程 序的方法来寻找每个微程序中的微指令。所以逐条执行每一条微指令，也就相应地完成了一条机器指令的 全部操作。36. 相对于微程序控制器，硬布线控制器的特点是 。« A.指令执行速度慢，指令功能的修改和扩展容易B.指令执行速度慢，

32、指令功能的修改和扩展难C.指令执行速度快，指令功能的修改和扩展容易« D.指令执行速度快，指令功能的修改和扩展难（分数：1.00 ）A.B.C.D. V解析：解析组合逻辑控制（硬布线逻辑控制）由基本的门电路组合实现。以这种方式实现的控制器的处理 速度快，但电路庞杂，制造周期长，不灵活，可维护性差，故本题选Do37. 下列给岀的事件中，无须异常处理程序进行处理的是 o* A.缺页故障« B.地址越界* C.除数为0* D.访问Cache缺失（分数：1.00 ）A.B.C.D. V解析：解析CPU访问主存时，会将地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是

33、否在Cache中。若此字在Cache中，立即传送给CPU否则，用主存读周期把此字从主存读出送到CPU与此同时，把含有这个字的整个数据块从主存读岀并送到Cache中。该过程并不需要 CPU专门进行处理，故不可能需要异常处理程序进行处理。38. 下列有关“自陷”仃rap）异常的描述中，正确的有 。I“自陷”是人为预先设定的一种特定处理事件可由“访管指令”或“自陷”的执行进入“自陷”山一定是岀现了某种异常情况才会发生“自陷”W. “自陷”发生后 CPU将进入操作系统内核程序执行 A. I、U、W B. I、山、W« C. I、山 D. H、川、W（分数：1.00）A.B.C.D.解析：V解

34、析“自陷”（Trap）异常指的是一类人为设定的事件（故I正确，山错误），在程序中事先设定一条特殊的指令，通过执行这条特殊指令，自动中止正在执行的原程序，转到一个特定的内核管理程序去执行（故W正确），执行完后，回到那条特殊指令后面的一条指令开始执行。这些特殊的指令称为“访管指令”或“自陷指令”（故H正确）。39. 下列关于流水线方式说法中，错误的是 。* A.定长指令字和定长操作码的指令格式更适合流水线方式«B.指令类型少和操作数地址规整的指令格式更适合流水线方式« C.采用Load/Store型指令风格的指令格式更适合流水线方式* D.流水线方式可使一条指令的执行时间更短（

35、分数：1.00 ）A.B.C.D. V解析：解析定长指令字和定长操作码使得每条指令的取指和译码操作一致，便于流水线控制，故A正确。指令类型少、操作数地址规整便于规划取操作数步骤，并使得对指令进行译码的同时，可以读取寄存器操作数，故B正确。采用Load/Store型指令风格便于利用执行运算步骤来进行地址计算，故C正确。注意,这里并不是说“平均执行时间”，采用流水线方式使得指令吞吐率提高了，即在给定的时间内完成指令执 行的条数增加了，但每条指令的执行过程没有减少，所以不会缩短一条指令的执行时间，反而会延长一条 指令的执行时间。因为在确定一条流水线的流水段个数时，是以最复杂指令执行过程所需要的流水段

36、个数 为标准设计的。在确定每个流水段的宽度时，也以最复杂流水段所需要的宽度来设计。因而，所有指令都 需要花费最慢指令所需要的执行时间才能完成执行。此外，每个流水段要有信息的缓存和传递等，这也增 加了额外的执行时间开销，故D错误。40. 下列关于指令流水线设计的叙述中，错误的是 。A.指令执行过程的各个子功能都必须包含在某个流水段中* B.所有子功能都必须按一定的顺序经过流水段* C.虽然各子功能实际时间可能不同，但经过每个流水段的时间都一样* D.任何时候各个流水段的功能部件都不可能执行空操作（分数：1.00 ）A.B.C.D. V解析：解析流水线只是引入了指令的“并行处理”，故各个子功能不可

37、缺少，且顺序不变，为了并行方便，在确定每个流水段的宽度时，以最复杂流水段所需要的宽度来设计，故长度都一样。因此A B、C都正确。在发生资源相关冲突的情况下，功能部件就可能执行空操作。表1指令的流水段对应的独立功能部件 （一）*在表1中，在第四个时钟周期，第11条的MEM段（访存取数）与第14条的IF段（访存取指令）都要访问存储 器。当数据和指令放在同一个存储器且只有一个访问口时，便发生两条指令争用存储器资源的相关冲突。有两个解决办法：第I4条的IF段停顿一个时钟周期再启动，见表2。增加一个存储器，将指令和数据分别放在两个存储器中。表2指令的流水段对应的独立功能部件（二）*在表2中，第四个时钟周

38、期，取指功能部件是在执行空操作的。因此本题错误选项为 Do41. 下列关于超流水线技术的描述，错误的是 oI 超流水线技术可以使一条指令的执行时间更短超流水线技术可以提高处理器的时钟频率山.超流水线技术在每个时钟周期内可同时并发多条独立指令W.使用了超流水线技术，在原来的时钟周期内，功能部件被使用的次数不变« A. I、U* B. I、山« C. I、山、W* D. U、W（分数：1.00 ）A.B.C. VD.解析：解析超流水线技术是通过细化流水，提高主频，使得机器在一个周期内完成一个甚至多个操作。下图中将原来一个时钟周期分成了3段，故在原来的时钟周期内，功能部件被使用了

39、3次，使流水线以3倍于原来时钟频率的速度运行。了解了超流水线技术之后，我们来分析这4个描述。*超流水线技术超流水线技术相当于把原来的流水段“流水线化”，故单条指令的执行时间是变长的，因为采用流水线方 式使得指令吞吐率提高了，即在给定的时间内完成指令执行的条数增加了，但每条指令的执行过程没有减 少，所以不会缩短一条指令的执行时间，反而会延长一条指令的执行时间，故I错误。H明显正确，超流水线技术使得主频提高了。山不对，超流水线技术在一个新的时钟周期中（图中新的时钟周期为原时钟周期的1/3），每个时钟周期也只能发射一条指令。W不对，在原时钟周期内（图中即为1），功能部件其实被使用了多次（图中为3次）

40、。42. 某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间流水段寄存器的缓存时间）如下图所示。指令流经各功能段的时间则该计算机的CPU时钟周期至少是« A.90ns« B.80ns« C.70ns D.60ns（分数：1.00 ）A. VB.C.D.解析：解析在确定一条流水线的流水段个数时，是以最复杂指令执行过程所需要的流水段个数为标准设计的。在确定每个流水段的宽度时，也以最复杂流水段所需要的宽度（等同于CPU时钟周期）来设计。因此应该选择最长时间流水段所需要的宽度，即90ns，故本题选Ao43. 下列关于结构相关冲突的叙述中，错误的

41、是 o* A.结构相关冲突是指同时有多条指令使用同一资源 B.避免结构相关冲突的基本做法是使每个指令在相同的流水段中使用不同的功能部件 C.重复设置功能部件可以避免结构相关冲突* D.数据Cache和指令Cache分离可解决同时访问数据和指令的冲突（分数：1.00 ）A.B. VC.D.解析：解析下表中，每个指令的5个流水段分别对应5个独立的功能部件。这时指令 I4的IF流水段， 如果跟11的IF流水段使用相同的功能部件， 那么它就不会和11指令的MEM流水段发生结构相关冲突。 故 避免结构相关冲突的基本做法是使每个指令在相同的流水段中使用相同的功能部件，故B错误。指令的流水段对应的独立功能部

42、件（三）*其他选项都为正确的叙述。44. 下列关于数据相关冲突的叙述中，正确的有 。I 数据相关冲突指的是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序 在发生数据相关冲突的指令之间插入空操作指令能避免数据冲突山采用旁路技术可以解决部分数据相关冲突W.通过编译器调整指令顺序可解决部分数据相关冲突« A. I、山 B. I、H、山 C. H、山 D.全部（分数：1.00）A.B.C.D. V解析：解析I选项是对数据相关冲突的正确定义，故I正确。H、山和W都是解决数据相关冲突的方法，故也都是正确的，故本题应该选Do45. 下列关于超标量技术的叙述中，错误的是 o«

43、 A.超标量技术是指在流水线中采用更多的流水段个数B.超标量技术执行指令时，可同时发射多条指令至流水线中« C.采用超标量技术的CPU中必须配置多个不同的功能部件D.采取超标量技术的目的是利用部件的并行性以提高指令吞吐率（分数：1.00 ）A. VB.C.D.解析：解析下图是超标量流水线的示意图，很明显，在每个时钟周期内同时发射了多条指令，当然这些同时执行需要多个不同的功能部件，通过这些部件的并行运行来提高指令的吞吐率，故B、C和D都是正确的叙述。超标量技术并没有采用更多的流水段个数，这是超流水线技术的做法，故A错误。*超标量流水线的示意图46. 同步控制是o* A.只适用于CPU控

44、制的方式* B.只适用于外围设备控制的方式* C.由统一时序信号控制的方式* D.所有指令执行的时间都相同的方式（分数：1.00 ）A.B.C. VD.解析：解析所谓同步控制方式，是指系统有一个统一的时钟， 所有控制信号均来自这个统一的时钟信号。 同步控制方式在CPU控制和外围设备控制中都有应用，故A B错。D选项是干扰项，故本题选 Co47. 在运算器中的数据寄存器，每次运算既存放源操作数，又存放结果的是 o A.累加寄存器« B.程序计数器* C.程序状态寄存器D.指令寄存器（分数：1.00 ）A. VB.C.D.解析：解析累加寄存器（ACC）通常简称为累加器，它是一个通用寄存器

45、。其功能是：当运算器的算术逻 辑单元（ALU）执行算术或逻辑运算时，为 ALU提供一个工作区。累加寄存器暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。为了保证程序能够连续地执行下去，CPU必须采用某些“手段”来确定下一条指令的地址。而程序计数器正是起到这种作用，所以通常又称为指令计数器。程序状态寄存器 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志（C），运算结果溢出标志（V），运算结果为零标志（Z），运算结果为负标志（N）等。除此之外，状态条件寄 存器还可保存中断和系统工作状态等信息。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成

46、的 寄存器。指令寄存器用来保存当前正在执行的指令。二、B综合应用题/B（总题数：4,分数：53.00）设有一个CPU勺指令执行部件如下图所示，由Cache每隔100ns提供4条指令（注：B1、B2和B3是3个相同的并行部件）一个CPU勺指令执行部件（分数：13.00 ）（1）.画出该指令流水线功能段的时空图。（分数：6.50 ） 正确答案：（本题考查用时空图描述流水线的工作过程和流水线性能的计算方法。本题中的流水线使用重复设置瓶颈段的方法来消除瓶颈。B1、B2和B3段是本题的关键，分为 3条路径，每条都是300ns，完全可以满足流水线的输入。在流水线的B段，可以同时并行执行 3条指令。流水线的

47、时空图如下图所示。 流水线的时空图（一）解析：（2）. 试计算流水线执行这 4 条指令的实际吞吐率和效率。（分数： 6.50 ） 正确答案：（完成4个任务的周期为 T=（100+100+100+300+100+300）ns=1000ns，任务数为N=4,则实际吞吐 率为TP=N/T=（4/1000） X10 正确答案： （ 本题考查超标量指令流水线， 考查内容并不难，就是每个时钟周期可以有多个指令同时开始执 行。但由于本题条件非常多，提高了题目难度，故一定要读懂每句的意思，再开始做题。 由已知条件可以得到，译码部件能够同时执行读取和译码两条指令，故译码部件在第一个时钟周期，执行 和 I2 ；在

48、第二个时钟周期，执行 I3 和 I4 ；在第三个时钟周期，执行 I5 和 I6。 执行功能部件，第一个时钟周期空闲。在第二个时钟周期，才启动 I1 和 I2 ，由于 I1 需要两个周期， I2 需 要一个周期， 第二个时钟周期结束后， I2 开始延迟等待。 在第三个时钟周期， I3 启动， I1 和 I3 同时执行， 又已知I316都共用一个功能部件，所以I4必须等到I3执行周期完成后才能启动。在第四个时钟周期， 启动执行。第五个时钟周期， I5 启动执行。第六个时钟周期， I6 启动执行。写回部件，第一、二个时钟周期空闲。第三个时钟周期，虽然 I2 执行完成，但 I1 还未执行完成，又已知

49、写回部件需要两条指令都完成才会工作，故第二个时钟周期仍然空闲。第四个时钟，I1 和 I2 执行阶段都结束， I1 和 I2 进入写回阶段。在第五个时钟周期， I3 和 I4 的执行阶段都结束， I3 和 I4 进入写回阶段。 在第六个时钟周期， 虽然 I5 执行完成， 但 I6 还未执行完成， 故第六个时钟周期空闲。 在第七个时钟周期， 和 I6 的执行阶段都结束了， I5 和 I6 进入写回阶段。根据上述分析，流水线时空图如图 1 所示。*=0.4 X107（条指令 / 秒）流水线的效率为*）解析：假设有一个计算机工程师想要设计一个新的CPU其中运行的一个典型程序的核心模块有一百万条指令，每条指令执行时间为100PS。请回答下面两个问题：（分 数： 15.00 ）（1）.若新CPU是一个20级流水线处理器，忽略流水段之间的寄存器延迟，执行上述同样的程序，理想情况下，它的速度是非流水线处理器的多少倍 ?（分数： 5.00 ）正确答案： （ 若在 20 级流水线上执行，忽略流水段之间的寄存器延迟，理想情况下，每个时钟周期为非流 水线处理器的时钟周期的 1/20 ，因此执行上述同样的程序，它的速度是非流水线处理器的 20倍。 注：本 题也可以先计算出非流水线处理器的执行时间，再算出新CPU的程序执行时间，最后将二者的比值就得到速度的倍数关系。