七人表决器实验报告.doc

1、七人表决器实验报告篇一：哈工大电工学新技术实践实验报告-7人表决器总成绩：一、设计任务1、有七人参与表决，显示赞同者个数。2当赞同者达到及超过 4人时，绿灯显示表示通过。二、设计条件本设计基于软件 Multisim10.0.1进行仿真，在电机楼实验 室20035进行验证。三、设计要求1、熟悉74LS161 , 74LS151,数码管的工作原理。2、设计相应的电路图，标注元件参数，并进行仿真验证。四、设计内容1 .电路原理图（含管脚接线）电路原理图如图1所示图1电路原理图2 .计算与仿真分析仿真结果如图2、3、4所示图2仿真结果图4仿真结果4 .调试流程调试流程如图5所示图5调试流程5 .设计和

2、使用说明74LS151芯片为互补输生的8选1数据选择器，引脚排列 如图6所示，功能见表1。选择控制端(地址端)为 CA, 按二进制译码，从 8个输入数据D0D7中，选择一个需要 的数据送到输由端 Y, G为使能端，低电平有效。(1)使能端G=1时，不论CA状态如何，均无输由(丫 = 0, W=1),多路开关被禁止。(2)使能端G=0时，多路开关正常工作，根据地址码C、B、A的状态选择D0D7中莫一个通道的数据输送到输 由端丫。如：CBA=000,则选择D0数据到输由端，即 丫 = D0O如：CBA = 001,则选择D1数据到输由端，即Y=D1, 其余类推。图6 74LS151引脚排列表1 7

3、4LS151功能表74LS161 功能：(1)异步置“C©能：接好电源和地，将清除端接低电平 无论其他各输入端的状态如何，测试计数器的输由端，如果 操作无误Q3Q0均为0。(2)预置数功能：将清除端接高电平，预置控制端接低 电平，数据输入端 D3D0置0011,在CP的上升沿作用后， 测试输由端 Q3Q0的电平。如果操作准确，D3D0的数据为0011 ,说明D3D0的数据已预置到 Q3Q0端。(3)计数和进位功能：将 LD、Cr、CET、CEP端均接 高电平，CLK端输入单脉冲，记录输由端状态。如果操作准 确，每输入一个CP脉冲，计数器就进行一篇二：课程设计报告 一七人表决器设计电子

4、综合设计题目学院专业班级学生姓名指导教师七人抢答器设计计信学院电子信息工程2012年6 月18日一、设计原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。二、分析讨论七人表决器这一功能可以用 C语言、汇编语言或 VHDL 编程后下载到单片机上实现，不过用VHDL编程不仅技术含 量高而且能让我们更熟练的掌握和使用 quartus软件的步骤 和方法。所以我们是采用 VHDL编程来实现的。三、设计

5、准备根据七人表决器的原理，我们的准备过程如下：1、使用Altera的Cyclone II器件，所用的芯片为 EP2c35F672C8,开发平台为 quartus II。2、使用七个拨动开关(K1K7)作为输入变量来表示七 个投票人，当拨动开关输入为1'时，表示对应的人投同 意票，否则当拨动开关输入为'0'时，表示对应的人投反对票。3、使用一个七段数码管来显示同意的票数。4、使用七个 LED (LED2LED8 )用来分别记录投票人 的个人投票结果，当 LED亮起时就表示对应的投票人同意， 否则就表示不同意。5、使用一个 LED (LED1)来表示最终的投票结果，当 LE

6、D1亮起时表示表决通过，不亮时就表示表决不通过。6、使用一个拨动开关(K8)来达到复位要求，即需要复 位时能够达到同时清零数码管的显示结果和LED的显示情况。7、软件仿真成功后，通过专用的连接线再用硬件进行测 试，并将硬件测试的结果以照片的形式做记录。四、设计思路根据程序设计的一般步骤，我们首先设计由七人表决器的系统框图，也就是说先要确定一个大的设计方向；然后再 根据设计要求并结合系统框图来设计程序流程图；由程序流 程图来编写VHDL程序，并画由表决器的外围引脚图；再将程序用软件仿真，软件仿真成功后进行硬件测试。1、系统框图如下：2、程序流程图如下：3、外围管脚图如下：LED1 LEDAG0:

7、6LED0:6注释：CLK :系统时钟CLR:复位引脚，当需要复位时，按下该管脚对应的开关就 可以复位。K0:6:表决输入，分别是七个拨动开关。LED1 :表示最终的投票结果，当 LED1亮起时表示表决 通过，不亮时就表示表决不通过。LEDAG0:6:为七段数码管，用来显示同意的票数。LED0:6:为七个 LED ( LED2LED8 ),用来分另记录 投票人的个人投票结果。五、VHDL源程序设计根据设计要求，我们组设计的七人表决器程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTI

8、TY BJQ ISPORT;一 拨动开关输入表决 Result:OUT STD_LOGIC;一 显示表决是否通过LEDAG ,LED:OUT STD_LOGIC_VECTOR); LEDAG 为七段数码管，用来显示同意的人数；LED为七个指示灯，用来指示投票人的个人投票结果。END ENTITY BJQ;ARCHITECTURE one OF BJQ ISBEGINPROCESSVARIABLE shu:INTEGER;- 定义变量shu来统计同意的 个数BEGINIF THEN -不复位，即正常工作LED=K;-将指示灯和投票人对应，即记名投票shu:=0;IF CLKEVENT AND C

9、LK=1 THENIF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;IF K=1 THEN shu尸shu+1;END IF;CASE shu IS -指示灯显示投票结果，数码管显示同意人数 WHEN 0 =Result=0;LEDAG=0111111;LED=K;WHEN 1 =Result=0;L

10、EDAG=0000110;LED=K;WHEN 2 =Result=0;LEDAG=1011011;LED=K;WHEN 3 =Result=0;LEDAG=1001111;LED=K;WHEN 4 =Result=1;LEDAG=1100110;LED=K;WHEN 5 =Result=1;LEDAG=1101101;LED=K;WHEN 6 =Result=1;LEDAG=1111101;LED=K;WHEN 7 =Result=1;LEDAG=0100111;LED=K;WHENOTHERS=Result=Z;LEDAG=ZZZZZZZ;LED=K;END CASE;END IF;ELS

11、E -一启动复位功能，同时复位指示灯和数码管Result=0;LEDAG=0111111;LED=0000000;END IF;END PROCESS;END ARCHITECTURE one;六、仿真测试过程1、创建工程首先启动 Quartus II 软件，点击 FileNew Project Wizard, 创建一个新的工程；输入此工程所在的工作目录(应为每个 工程创建一个单独的目录)、工程名称(通常和顶层设计实 体名称相同)、顶层设计实体名称(每个工程只有一个)；篇三：EDA实验报告模版-七人表决器河北科技大学实验报告级专业班学号 年 月 日姓名同组人指导教师 于国庆 实验名称 实验一

12、七人表决器 成 绩 实验类型 设计型批阅教师一、实验目的(1)掌握MUXPLUS II语言输入的设计过程。(2)初步了解VHDL语言。(3)熟悉FPGA项目设计的基本流程。二、实验原理：用七个开关作为表决器的7个输入变量，输入变量为逻辑”1时表示表决者 赞同"；输入变量为逻辑 ”0时表示表决 者不赞同”；输由逻辑”1时，表示表决 通过"；输由逻辑“0” 时，表示表决 不通过”；当表决器的七个输入变量中有4个及以上为“1时，则表决器输由为“1；否则为“0：表决器输入采用试验箱 K1K16 ,输由采用试验箱 L15、 L16指示；同意红灯亮，否则黄灯亮。三、实验内容及步骤1 .打开MUX