DSP图像采集系统

1、DSP图像采集系统概述DSP（）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。 图像采集系统数据框图：DSP图像采集处理系统设计实例本章将介绍基于TI C6000系列DSP芯片的图像采集处理系统实例。第一节介绍图像处理系统的应用。第二节介绍图像采集系统的基本结构，着重分析如何平衡需求和成本的设计方法。第三节介绍系统的

2、硬件设计，分析DSP和图像采集芯片的接口、电气知识等，给出了设计方案。最后介绍系统的软件设计，主要介绍本系统的软件设计方案，同时也重点介绍TI的图像库。一、图像采集处理系统的应用数字图像处理技术是计算机图形深入应用和高层应用的一个极其广泛的领域，它把来自照相机、摄像机或者传真扫描装置、医用CT机、x光机等的图像，经过数学变换后得到数字图像信息，再由计算机进行编码、滤波、增强、复原、压缩、存储等处理，最后产生可视图像，这种技术称为图像处理(Image Processing)。图像处理技术在通信科学、生产与管理、多媒体技术、高清晰度电视、医用图像处理、商品电子化、目标跟踪等领域得到了广泛的应用。在

3、通信事业上，传统的图像信息传输是以模拟图像信号形式出现的。为了提高信息传输的质量和速度，近来数字图像信号处理与传输技术正在迅猛发展，并逐步取代传统的模拟信号处理与传输技术。目前，“信息高速公路”成了发达国家的热门课题，其中数字图像处理技术则成为它的极其重要的部分。而且，数字图像处理技术还与当前乃至21世纪的一些关键电子技术及电子产品密切相关。目前数字图像处理技术几个引人瞩目的高科技领域包括：1高清晰度电视(HDTV)高清晰度电视是当今国际高科技竞争的制高点之一，占领这个制高点者，必将拥有巨大的经济效益。目前主要有两种发展模式：一是日本、西欧等国家在现有的基础上进行改良；二是美国推出的全数字HD

4、TV，1992年美国推出了4种全数字HDTV，它们的关键技术是在视频图像信号处理上采用最先进的信源图像压缩编码技术。然而，其价格上分昂贵，难以真正商品化。这种状况的丰要原因是压缩编码方法的效率不高。2商业电子化20世纪90年代，由于美国商品零售业的发展，出现了新兴的零售连锁集团，它凭借现代化的计算机管理信息系统所带来的零库存、低成本和低售价，迅速占领了市场，成为美国商品零售业的首批巨人。“这种商业电子化”大市场吸引着越来越多的创业者、高科技公司，以致一些世界性大公司纷纷涉足于这一领域。商业零售业作为市场流通的枢纽与各行各业密切相关，它使得商业电子化成为一项复杂的系统工程，它不仅仅使商场收款机电

5、子化，而且它还使商场网络化、货币支付电子化甚至订货电子化等。在商业电子化过程中，商品信息的处理、存储与传输是十分重要的环节。3可视电话目前，国内外已有成型的产品，然而，它仍需占用较多通信线路，而且自身造价昂贵，其主要原因是图像压缩技术的压缩倍数尚不能满足要求，因此要使可视电话真正商品化，必须在图像压缩技术方面有新的突破才能实现。4多媒体技术多媒体是指文(text)、图(image)、声(audio)、像(video)与计算机程序融合在一起形成的信息存储和传播媒体。它是近期发展起来的新技术，我们过去熟悉的声、图、像等媒体几乎是以模拟信号进行存储和传输的，而多媒体却是以数字信号的形式进行存储和传播

6、的。 目前多媒体的开发和应用趋势，大致可分为三类：一是具有编辑和播放和双重功能的开发系统，这种系统适合于专业人员制作多媒体软件产品；二是主要以具备交互播放功能为主的教育培训系统；三是主要用于家庭娱乐和学习的家用多媒体系统。可见，多媒体的潜力和应用前景是非常广阔的。在多媒体技术中，数字图像处理技术起着关键性的作用。5医用图像处理技术以“图像重选”技术为中心的医用图像处理技术日趋发展。目前，以医用超声成像、x光造影像、X光断影成像、CT扫描、核磁共振断层成像技术等为基础的医用图像处理技术，将为医学界实现“将人体变为透明体”的设想成为现实，其中，数字图像压缩处理技术是关键部分。图像采集处理系统主要包

7、括图像采集和图像处理两大部分。一般图像处理都是采用通用的或专用的DSP芯片，TI和ADI公司是提供通用的DSP芯片的两个主要公司，每一个公司都推出了浮点和定点通用DSP芯片，不仅如此，还针对不同应用场合，推出了众多系列的DSP芯片。比如TI公司推出了适合音频和视频处理的C5000和C6000系列的DSP芯片，另外，还根据各种终端设备的特点，推出了TMS320DSC21、TMS320DSC25、TMS320DM310和TMS320DM64等DSP芯片。TI解决方案可以帮助许多消费类商品，例如摄录像机、电子书、MPEG-4播放机录制机、相片打印机、便携式网上视频家电、影片光盘柜、联网机和无线相机。

8、以TI的DSP芯片为基础的数码相机系统方框图如图所示。二、图像采集系统的基本结构图像采集系统应用在很多场合，尤其在生物识别领域应用得十分广泛，木节主要就是以Tl DSP芯片构建的生物识别系统为例，详细介绍该类图像采集系统的基本结构和特点。2.1 系统基本结构和工作流程1信号采集部分它主要是将生物特征信号转化成数字信号传给系统。它可能是图像信号，如虹膜图像、掌纹图像、指纹图像，也可能是采样信号，如采样人的语音。但在大多数生物识别系统中信号采集部分转化出来都是图像信号。本章介绍的也是基于图像信号采集的识别系统。2处理部分处理部分通常是一个高性能的CPU。它是整个生物识别系统的核心。它不仅仪要完成对

9、数据的运算、处理和存储，还要实现对整个系统的控制，特别是IO部分的控制，以达到系统整体的要求。3RAM部分生物识别系统中一般都有RAM部分，主要基于两个出发点：首先，生物识别系统中速度是一个重要指标。程序在RAM里面运行比在存储器里运行速度要快得多。其次，生物识别系统中采集的图像往往比较大，而且算法所要求的RAM空间也比较大。而CPU内部的RAM往往不能达到这个要求。4存储部分存储部分主要存储两个部分的内容：一是系统的程序；二是生物特征模板。存储空间的大小也主要取决于这两个部分的要求。特别是生物特征模板的大小，如果系统要求存储的人员越多，存储空间要求也就越大。5IO输入输出接口部分IO部分主要

10、是完成系统功能要求。在不同的应用领域对I/O的要求也不一样。在考勤领域，就要求IO具有液晶显示的功能。6通信接口部分在网络应用领域，就要求生物识别系统具有网络通信的功能；在门禁应用领域，就要求系统具有串行通信(RS485、RS232)的功能。7电源部分脱机系统由于它应用场合的限制，大多对电源有严格的限制，主要是要求节电。而生物识别系统基本上都是使用高性能的CPU，而它们对电源系统也有严格的要求，主要是要求电源稳定、干扰小。生物识别系统的工作流程基本上可以分成两个部分：(1)生物特征的采集和存储。用户通过IO通知系统开始生物特征的采集和存储，处理器则通过采集器采集生物特征信号，再通过算法处理看是

11、否能够转换成特征模板存储在存储空间内。在很多情况下，为了保证特征模板的质量，处理器会采集好几次生物特征信号来生成特征模板。工作完成后，处理器会通过IO 通知用户。(2)身份识别。但用户需要身份识别的时候，则通过IO通知处理器。处理器首先通过采集器采集用户的特征信号，然后用识别算法转化成特征值，再与存储器里面的特征模板比对。如果相似度大于一定的值，则认为是身份识别正确，否则，身份识别错误。2.2系统技术指标通常图像采集处理系统有以下几个重要的技术指标：1图像采集时间通常图像采集有AD转换和数据传输两个部分，图像采集时间包括AD转换时间和数据传输时间。为了提高图像采集时间，采用高速AD转换芯片和高

12、速串行接口。TI和ADI公司都提供了高速的AD转换芯片，此类芯片大多提供并口和SPI之类的数据传输接口。2图像处理时间图像处理时间是指系统从采集完一个完整图像到运算处理完图像所经过的一段时间。在流媒体的图像采集处理系统中对每帧图像的处理速度直接影响到系统性能，所以在此类产品中通常采用高性能的微处理器。在图像采集系统中，表现是多样的，以生物识别系统为例，对一幅完整的图像处理时间(通常是图像特征值处理和比对时间之和)有十分严格的要求。3存储容量有些图像采集处理系统需要存储一定的图像数据，如数码相机和数码摄像机等。在图像采集系统中，表现是多样的，以生物识别系统为例，能够存储大量生物体样本特征值是个重

13、要的指标。4RAM空间图像采集处理器的特点是数据量大，占用的数据空间达到几兆。在所有图像采集处理系统中，大容量的数据RAM空间是一个重要的指标，直接影响到图像处理时间和处理效果。5系统功耗系统功耗可分为两个部分：一是工作电流，是指系统在采集、处理信号的时候所消耗的电流。另一个是静态电流，是指系统在没有工作状态下的电流。因为在大多数应用场合，系统大部分时间都处于没有工作的状态，静态电流更具有实际意义。6成本毋庸质疑，成本对于任何一会系统都是一个重要的技术指标。三、硬件电路设计本节是主要介绍图像采集处理系统的硬件设计。在图像采集处理系统中，如何完整、真实地采集到现实对象的图像数据是非常重要的。图像

14、采集的性能好坏直接影响到后续的图像处理和图像识别等功能模块。因此，设计一个快速、实时的图像采集硬件系统是非常重要的。下面以某公司的B芯片为例，介绍图像采集系统的硬件设计方案和注意事项。3.1 图像采集时序分析使用B芯片时需要注意两个方面的问题，一是包括芯片初始化部分，设定芯片的工作方式和运行参数；二是包括芯片的数据传输部分，系统要求CPU能够实时得到B芯片采集到的图像数据。B芯片的时序主要包括初始化部分的总线时序和数据传输时序。1初始化时序分析B芯片初始化部分的总线时序如图8-3所示。可以看出其写时序基本上与SRAM的写时序相同，在/WE的下降沿时，DBUS总线上数据准备好，在WE的上升沿锁存

15、DBUS总线数据。2数据发送时序在数据传输接口中，B芯片提供两种接口方式：SPI方式和并行方式。下面将具体分析两种方式的优缺点，最终将导致硬件电路系统设计。(1)SPI接口方式。SPI是Series Protocol Interface的缩写，这是一个利用四根信号线的串行接口协议，包括主从两种模式。4个接口信号是：·MISO=串行数据输入(主设备输入，从设备输出)。·MOSI=串行数据输卅(主设备输出，从设备输入)。·SCK=移位时钟。·SS=从设备使能。SPI接口的最大特点是由主设备时钟信号的出现与否来界定主从设备间的通信。一检测到主设备时钟信号，数据

16、开始传输，时钟信号无效后，传输结束。在这期间，要求从设备必须被使能(SS信号保持有效)。SPI方式的优点是只占用4根数据线、数据传输速度快等优点。B芯片的SPI接口为MASTER模式，提供4种CLOCK，最大可以达到6MHz。B芯片的SPI时序如图8-5所示。仔细分析其时序图可以发现：FSR 是字节同步帧信号，向不是从设备的使能信号。标准的SPI时序是从设备的使能信号SS的下降沿数据开始从MISO引脚输出，上升沿出现在前一个数据全部发送完之后，模块在FSR高电平时，把数据锁存到发送数据寄存器里，FSR下降沿时，模块开始串行发送数据。如果用标准的SPI接口读取B芯片生物样本数据，会出现片选信号出

17、错的情况，导致SPI模块出现异常，最终无法读取到样本数据。因此在硬件电路设计中，放弃了采用SPI接口读取B芯片生物样本数据。 多通道缓冲串口(McBSP)的优点是可以设置时钟信号、帧同步信号和数据单元大小，可以实现与多种方式的接口时序无缝连接。把B芯片的串行时序看成普通的3线式通信，FSR是字节同步帧信号，DSP C6000的McBSP设置如下：·(RX)PHASE=0，单相帧。·(RX)FRLENl=O，每帧一个数据单元。·(RX)WDLENl=000b，数据单元字长8位。·(RX)FRLEN2和(RX)WDLEN2字段无效，可以为任意值。·

18、CLK(RX)P=0，时钟下降沿接收数据，上升沿处发送数据。·FS(RX)P=0，帧同步信号高有效。· (RX)DATDLY=01b，1位数据延迟。·以帧信号的最高频率运行。此种方式下，McBSP的收发数据时序如图8-6所示。从图8-6可以看出，采用此方式可以和B芯片的3线式串行通信匹配。由于DSP的McBSP是采用从方式，考虑到时序比较快，建议采用DMA方式读取DRR中的数据。(2)并行方式。此外，B芯片提供了并行数据传输方式。并行方式的缺点是占用8根数据线，不利于系统硬件的稳定性：优点是数据传输速度快，便于软体实现。并行数据传输方式时序如图8-7所示。DSC字

19、节同步时钟信号，DR数据总线(8位)。从图中可以看出，在DSC上升沿时B芯片数据总线准备好数据，在DSC下降沿时CPU可以读取数据。并行数据传输的时序非常简单，软件易于实现。综合考虑了图像采集系统的实时性要求和B芯片的时序特点，系统设计时采用了并行读取方式。3.2系统硬件接口设计图像采集处理系统硬件设计主要包括电源和复位电路、总线接口电路设计、扩展IO口和通信接口等部分。下面详细介绍这几个部分硬件电路的设计，同时分析B芯片电气特性和设计B芯片接LJ电路。1电源电路和复位电路图像采集系统的电源系统设计比较复杂，电源供应方式通常有两种方式：220V电源供电和电池供电。在这里主要是介绍以电池作为电源

20、供应方式的电源管理方案，目前稳压电源方式主要有线性稳压电源、DC-DC开关电源和电容式充电泵开关电源.图像采集处理系统尤其是手持便携设备对低功耗有很严格的要求，因此在系统中采用高效稳定的电源管理方案非常重要。该图像处理系统中，CPU芯片是双电源芯片，内核电源是1.8V，IO电源是1.8V。另外，B芯片需要3.3V和12V电源。系统中3.3V电源的电流大约为300mA，CPU的内核电流约800mA。12V电源的电流约是20 mA。总共能耗约是1.5W。3.3V和1.8V电源的DC-DC转换芯片是采用TI公司的TPS54310芯片。TPS54310芯片具有以下几个优点：·同步降压型PWM

21、稳压芯片。·低输出电压、高输出电流。·开关频率可调，固定350kHz、500kHz，可调范围为280700kHz。·提供0.9V3.3V的输出电压、3A输出电流，精度为1。·3A电流输出时，MOSFET 开关管导通电阻为60m。·内置峰值电流保护和热保护。·快速的相应速度，转换效率达到95。·外部配置元器件少，易地设计。2总线接口设计在嵌入式系统设计中，CPU大多数都具有与SRAMFLASH和SDRAM无缝连接的功能。相对来说，总线接口设计比较简单。 TMS320C6201也是一款提供多种协议接口无缝连接的CPU。TMS32

22、0C6201芯片集成了外部总线接口(EMIF)外设，EMIF控制对外部存储设备(如ROMFLASH、SDRAM、SBSRAM)和外部IO设备访问。EMIF有4个BANKS，每一个BANK都可以设置对ROM、 SDRAM和SBSRAM等类型外设存储设备的访问。根据TMS320C6201 BOOTLOAD的特点，通常CEl空间设置为对RAM、ROM、FLASH等外设，CE2、CE3空间设置为对SDRAM外设。TMS320C6201内部运行时钟是200MHz，对外部空间访问的同步时钟是100MHz。由于大多数的外设都是属于低速设备，比如 FLASH、SRAM等，因此设计硬件时需要考虑高速CPU和低速

23、外设之间的时序配合问题。在TMS320C6201的EMIF相关寄存器里可以设置 CPU内部对外部访问的延时时间，另外，通常低速外发有RYBY引脚，该引脚可以与CPU的ARDY引脚直接相连.本系统中外扩展了256K×16位的FLASH29LY400，用地存储程序代码和采集到的图像数据。另外还扩展了2M×32位的SDRAM，主要是用于程序实际运行时占用的程序和数据空间。系统的上电运行过程是通过ROM BOOTLOADER方式把程序代码load到SDRAM空间去，主程序和图像采集处理程序都在SDRAM空间运行。3扩展I/O设计针对于本系统中FLASH和外部扩展的B芯片都是映射到C

24、El空间，而且系统需要具有对外部IO信号的处理，如按键、拨码旋钮、蜂鸣器和指示灯的信号等，所以在系统中增加了一片CPLD EPM7256。TMS320C6201芯片没有可以直接使用的GPIO口，因此只能通过CPLD来扩展.基于DSP的图像采集系统摘要：介绍一种基于复杂可编程逻辑器件(CPLD)和数字信号处理器(DSP)的图像采集系统。系统采用增强型视频输入处理芯片SAA7111A完成视频信号的A/D转换，利用CPLD实现对视频前端译码后的视频数据的存储，以及完成前端采集与后端处理协调工作的方案。按照该方法制作的系统,经过实验验证效果良好。关键词：DSP；CPLD；图像采集；SAA7111A引言

25、随着现代电子技术和多媒体技术的发展,图像采集和处理技术得到了广泛的应用。DSP芯片具有体积小，处理速度快，使用灵活方便等特点。基于DSP的图像采集处理系统能较好地满足处理的快速性和小型化便携式的要求。本文设计了一套基于TI公司TMS320VC5416DSP芯片的图像采集系统。TMS320VC5416简介TMS320VC5416是一款性能优越的定点数字信号处理芯片，他采用改进的哈佛结构，片内共有8条总线(1条程序存储器总线，3条数据存储器总线和4条地址总线)；对程序内存和数据存储器使用分离的总线，这样可以同时取指令和操作数，提高运行效率和通用性。运行速度快，指令周期为6.25ns，运算能力为16

26、0MIPS。片内集成有高达128k×16b的片内RAM，并具有8M的外部存储器寻址能力。除一般的片内外设外，TMS320VC5416还提供6通道DMA控制器，3个多通道缓冲串口(McBSP)，8/16b改进的主机接口和1个16b定时器。高度专业化的指令系统，提供了快速运算和优化的高级语言操作。低功耗设计，内核电源1.5V/1.6V，I/O电源3.3V，并提供 3种省电模式IDLE1,IDLE2和IDLE3。 系统结构组成及工作原理系统设计包括了图像采集、图像处理以及图像传输 3个部分。从CCD摄像头捕捉到的模拟视频信号经过视频A/D芯片SAA7111A的模数转换，由CPLD控制写入片

27、外高速大容量帧存储器中储存，直到一帧图像存储完毕，CPLD交出总线。此时，TMS320VC5416从帧存储器中读取1帧图像，然后应用图像处理算法对整幅图像进行处理。处理完毕后，TMS320VC5416通过HPI接口与PC机连接实现图像数据的传输。DSP程序存储在外部FLASH中，主要包括DSP初始化、启动图像采集、JPEG处理、串行数据和并行数据的传输等代码。系统上电后，以16位并行引导方式将程序导入DSP片内RAM中运行。主程序在DSP中运行，根据不同的任务，可编制相应的程序，完成图像处理的算法。下面重点介绍前端图像采集部分。视频信号的A/D转换要采集的图像是静态的，要求采集512×

28、;512象素的彩色图像。可采用CCD摄像头进行图像采集。CCD的输出为标准PAL制式，因此需要进行A/D转换。图像A/D转换使用Philips公司的单片高集成度视频译码芯SAA7111A。SAA7111A视频芯片不同于一般的相机芯片(DSC)。一般DSC固定图像大小以及分辨率，而SAA7111A视频芯片则可以对其进行软件编程，控制行象素采集数目，可以根据实际需要配合CPLD进行场延迟，自由获取大小不同、分辨率不同的图像。SAA7111A采用CMOS工艺，包含4路模拟视频输入通道，通过简单的I 2C总线可以方便地对该器件实现初始化。SAA7111A内部具有抗混叠滤波器，可进行静态增益控制或自动增

29、益控制；支持YUV422,CCIR656,RGB888等多种图像输出模式；自动检测50Hz或60Hz的场频，并且在PAL和NTSC格式之间自动切换；VREF(场同步)信号、HREF(行同步)信号、RTSO(奇偶场)信号和LLC2(象素时钟)信号都有管脚直接引出，省去以往时钟同步电路的设计，简化了接口电路，提高系统可靠性。芯片的最大特点在于仅需一个24.576MHz的晶振就可满足所有视频标准的应用,片内实现制式的自动检测。该器件可广泛应用于数字电视、图像处理、可视电话及多媒体等领域。 逻辑控制部分CPLD接收SAA7111A输出的图像数据信号和同步时钟信号,在内部编程实现有效图像信号的采集和地址

30、译码以及产生切换选择信号。帧存储器选用高速、低功耗的CY7C1041V33作为外部静态SRAM,CY7C1041V33内存大小为256k×16b。1、有效图像信号的采集和地址译码预先设置SAA7111A输出一帧图像大小为720× 572象素。采样时钟LLC2频率为13.5MHz,每一个时钟周期输出一个采样点的A/D转换值。HREF高电平表示一行有效采样点,为720个LLC2周期,VREF高电平表示一场有效信号,单场为286行,HREF和VREF的低电平分别表示行消隐和场消隐。奇偶场信号RTS0为“1”表示当前为奇数场,为“0”表示偶数场。图像采集处理系统需要对SAA7111

31、A输出的大小为720×572的数字图像斩头去尾,取中间512×512图像数据进行存储,则地址发生器单元主要完成如下功能:在SAA7111A输出中间512×512有效图像数据时产生03FFFFH的地址,且与SAA7111A的图像数据信号同步(频率为13.5MHz)。根据SAA7111A的同步信号时序,地址发生器首先利用SAA7111A输出的象素时钟信号CREF、行同步信号HREF以及场同步信号VREF,产生存储一场大小为 256×512的图像数据所需的01FFFFH的地址(Q16.0),然后利用其奇偶场标识信号RTS0取反,作为地址发生器的最高位地址Q17

32、,控制将奇场数据存储在帧内存的低128k空间,偶场数据存储在帧内存的高128k空间。系统上电后，DSP的XF引脚为低电平，使HCOUNT模块的EN引脚为低电平，保证输出Q端为低电平，这样ADDBUILD模块的CLR引脚为低电平，无论VREF,HREF,CREF如何改变，输出地址值都是为0。当需要获取1幅图像时，由C5416的XF引脚为高电平，触发HCOUNT模块，这样在VREF,HREF,CREF，RTS0波形的作用下，可以完成完整的1帧图像数字化后存储在SRAM中。其中PCOUNT(象素计数器)、HOUNT(行计数器)、ADDBUILD(SRAM地址生成模块)都是使用VHDL语言实现，各个功

33、能模块的主要功能为：PCOUNT:在HREF为低电平，输出端Q为0，当HREF高电平时表示1行采集信号的开始；象素时钟CREF作为时钟输入,每输入1个CREF脉冲进行计数加1；根据实际图像尺寸需要，在设定的计数范围内实现输出Q端为1，其他情况下输出Q端为0。例如在本设计中在128640计数范围内实现输出Q端为1即保证在一行采样512个象素点。其VHDL程序如下：LIBRARYIEEE；USEIEEE.STDLOGIC1164.ALL；USEIEEE.STDLOGICUNSIGNED.ALL；ENTITYPCOUNTisPORT(CLK,EN：INSTD-LOGIC；Q:OUTSTD-LOGIC

34、)；ENDPCOUNT；ARCHITECTUREcounter512ofPCOUNTisSIGNALC:STD-LOGIC-VECTOR(9DOWNTO0)BEGINPROCESS(CLK，EN)VARIABLEFLAG:BIT；BEGINIF(EN=0)THENC<="0000000000"；Q<=0；ELSIF(CLKEVENTandCLK=1)THENIF(C<128)THENC<=C 1；Q<=0；ELSIF(C<640)THENC<=C 1；Q<=1；ELSEQ<=0；C<=C 1；ENDIF；ENDIF

35、；ENDPROCESS；ENDcounter512；HCOUNT:利用DSP的XF引脚高电平作为启动采集信号，当VREF为低电平，输出Q端清0；当VREF为高电平表示一场采集信号的开始。利用HREF作为时钟输入，一场图像包括286行，即在VREF高电平期间，有 286个HREF脉冲信号，每输入一个HREF脉冲计数加1，设计在计数范围(25281)内输出Q端为1，保证在一场内采集256行。 ADDBUILD:在PCOUNT模块和HCOUNT模块的输出Q端为高电平情况下，每输入一个象素时钟脉冲，输出地址线Q16.0计数加1,Addr16.0与SRAM的地址总线A16A0直接相连，SAA7111A奇

36、偶场标识信号RTS0取反,作为地址发生器的最高位地址Q17,与SRAM最高位地址A17相连，这样在将SAA7111A的数据输出VPO15.0的相应内容写入到SRAM相应地址空间中，完成将采集到的数据存储到SRAM中。2、CPLD与DSP通信CPLD在采样前接收DSP发出的开始采样指令,并把DSP设置工作在HOLD模式。采样结束后,给DSP发送中断信号。CPLD作为采样的核心控制芯片,根据SAA7111A输出的各个同步信号产生帧缓存的地址(A0A17)、片选(CS)以及写控制(WE)等逻辑信号。系统软件流程系统上电初始化,DSP通过软件模拟I 2C总线时序,设置SAA7111A的工作方式；之后，

37、DSP即发送开始采集指令给CPLD,双方通过HOLD，HOLDA握手信号,实现总线控制权的交接。此时DSP工作在HOLD模式,CPLD获得总线控制权,并打开SAA7111A的输出,对SAA7111A采集到的视频数据进行写控制。当一帧数据写入帧缓存后,CPLD关闭SAA7111A的视频输出,放弃总线控制权,并发送中断信号给DSP；DSP重新获得控制权,对采集到的视频数据处理、向PC机串口或并口传输。DSP处理完毕后重新发开始采集命令,继续采集下一帧。结语系统充分利用CPLD的灵活性，实现了图像采集处理系统中的采集控制、总线管理以及视频前端与处理后端的无缝接口。同时由于图像采集系统中采集控制单元C

38、PLD的可在线编程能力，给系统的重构提供了可能。基于DSP的实时图像数据采集系统设计引言TI推出的C6000系列DSP，将数字信号处理器的处理能力提高到了一个新的境界。实际上，C6000系列的高速处理能力以及其出色的对外接口能力，使它在图像处理领域具有非常大的应用潜力。DSP芯片的功能越来越强大，使信号处理系统的研究重点又回到软件算法上，而且随着DSP运算能力的不断提高，能够实时处理信号带宽也大大增加，数字信号处理的研究重点也由初的非实时应用转向高速实时应用。是TI公司推出的TMS320C6000平台上高性能定点系列处理器。适合实时图像处理的内部结构主要特点包括：定点浮点系列兼容DSP、CPU

39、主频达到720MHz；具有VelociTI先进VLIW结构内核；片内集成大容量SRAMt，最大可达8Mb；163264位高能外部存储器接口(EMIF)提供了同步异步存储器的直接接口；片内提供多种集成外设。2 系统硬件设计2.1硬件设计所用器件采用TI公司的开发板作为DSP平台。开发板提供的三排扩展引脚连接器，针对应用设计的子板可以插入引脚连接器，利用TMS320C6416DSK板提供的硬件设计资源。扩展引脚类型包括存储器信号引、外围设备信号引脚和主机端口接口信号引脚。存储器信号引脚提供DSP异步EMIF信号访问存储器或者存镕器映射设备。外围设备信号引脚提供DSP外围设备信号.例如多道缓冲串行E

40、l(MCBSP)、时钟(TIMER)。这两类型的引脚连接器提供子板的电源和地信号。采用美国Syscan公司的黑白线阵CIS图像传感器SV253A4，分辨率为200dpi，扫描长度为216ram，扫描速度为0.36ms行，单一模拟视频输出信号。采用美国Exar公司的高速线阵CISCCD传感器处理器XRD98L23ACD完成对CIS图像传感器输出信号的放大、AD等处理，其分辨率为8位，具有6位程控增益放大器，8位程控偏移调节器。采用缓冲器74HC244完成传感器处理器输出数据的缓冲。2.2硬件设计框图利用DSP芯片支持库开发方法，将软件模块对应为硬件模块，系统的框图如图1所示。由开发板定时器(TI

41、MER)模块提供图像传感器SV253A4和传感器处理器XRD98L23ACD的时钟信号。通用输入输出口(GPIO)模块和多道缓冲串行口(MCBSP)模块配合，模拟传感器处理器XRD98L2 3ACD控制字的写入时序，完成控制字的写入。EDMA模块和EMIFA模块配合采用EDMA方式读取外部存储器数据的方法读取缓冲器74HC244内数据到DSP内部存储器。中断模块完成TIMER模块的时钟中断设置，该时钟中断触发EDMA模块相应通道完成数据读取。2.3硬件设计电路硬件电路如图2所示，图像传感器SV253A4的VOUT引脚信号为输出视频信号， CP引脚信号为时钟脉冲输入信号， SP引脚信号为开始脉冲

42、信号。传感器处理器XRD98L23ACD的RED引脚信号为红分量输入信号，DB0DB4引脚信号为数据输出位04信号，复用DB5SCLK引脚信号数据输出位5或者数据输入SCLK信号，复用DB6SDA7A引脚信号数据输出位6或者数据输入SDATA信号，复用DB7LD引脚信号数据输出位7或者LD信号，ADCCLK引脚信号为AD转换时钟信号，CLAMP引脚信号为钳位和视频采样信号，SYNCH引脚信号为新行开始和串行数据输入控制信号。缓冲器74HC244的1A11A4和2A12A4引脚信号为两组数据输入信号， 1Y11Y4和2Y12Y4引脚信号为两组数据输出信号， 1G和2G引脚信号为低电平有效使能信号

43、。的T0UT0和T0UTl引脚信号为定时器0和定时器1输出信号，CLKX0引脚信号为MCBSP0传输时钟信号，DX0引脚信号为MCBSP0传输数据信号，GPIOx引脚信号为通用输入输出信号，AED0AED7引唧信号为EMIF数据引唧0数据引脚7信号，AARE引脚信号为EMIF异步读使能信号， AEA21引脚信号为EMlF地址引脚21信号。的TOUT0输出引脚为传感器处理器XRD98L23ACD提供占空比为50的10MHz时钟ADCCLK输入信号，TOUTl输出引脚为图像传慼器SV253A4提供占空比为25的5MHz时钟CP输入信号；CLKX0、DX0、GPIOx输出引脚分别为传感器处理器XRD

44、98L23ACD提供控制字写入时序的SCLK、SDATA、LD、SYNCH输入信号；GPIOx输出引脚提供图像传感器SV253A4的SP输入信号和传感器处理器XRD98L23ACD的钳位和视频采样CLAMP输入信号；AARE、AEA2l输出引脚与逻辑组合提供缓冲器74HC244的1G和2G输入信号：AED0AED7输入引啣接收缓冲器74HC244的lYl2Y4输出信号。图像传感器SV253A4的VOUT输出信号为传慼器处理器XRD98L23ACD提供单通道RED输入信号。传感器处理器XRD98L23ACD的DB0DB7输出信号为缓冲器74HC244提供1A12A4输入信号。2.4 硬件工作流程

45、系统上电后，由MSBSP和GPIO模块按照传感器处理器XRD98L23ACD写入时序写入控制字，使传感器处理器开始工作。GPIO模块发送SP输入信号，使图像传感器开始行采集；TIMER模块发送CP输入信号模块，使图像传感器开始采集一个点，同时产生时钟中断事件， 触发EDMA模块的时钟中断事件通道完成一次EDMA操作，即EDMA模块通过EMIF模块使能缓冲器， 读取经过传感器处理器AD转換过采集点的数字信号。 然后触发EDMA中断，完成对采集到的数据处理、修改EDMA目的地址和其它计算。当采集了一行后， 发送SP输入信号开始新的一行采集， 工作时序如图3所示。 3 系统软件设计软件采用TI公司提

46、供的Code Composer Studio开发环境，用TMS320C6416芯片支持库API开发方式，C语言编程开发。软件设计包括CMD连接命令设计、中断服务表设计、主程序设计。3.1 连接命令设计由于采用硬件平台，根据其存储器映射，如表1所列，使用连接器伪指令MEMORY定义了5个区域反映TMS320C6416DSK存储器映射情况，然后使用连接器伪指令SECTIONS把目标文件的各个代码段和数据段分配到上述5个区域。采用Daughter Card区域的EMIFA CE2区域的首地址OxA0000000作为缓冲器74HC244的地址。3.2中断服务表设计中断服务表包含中断服务代码的取址包的一

47、个地址表，当CPU开始处理一个中断时，参照中断服务表进行。C6000的CPU有3种类型中断：RESET(复位)、不可屏蔽中断(NMI)和可屏蔽中断(INT4一INTl5)。中断服务表包含16个连续取指包，每个中断服务取指包都包含8条指令。需要设置REsET复位向量指向C运行环境的入口点_c_int00。由于系统使用的时钟中断和EDMA中断，需要设置时钟中断和EDMA中断向量指向各自中断服务程序的入口。设置其它中断向量指向虚拟中断服务程序入口，即不作任何处理，直接中断返回。3.3主程序设计主程序描述了完成系统功能的变量、常量、main函数、EDMA中断服务程序和系统初始化程序的定义。系统初始化函

48、数完成芯片支持库、中断服务表、中断模块、GPl0模块、EDMA模块、MCBSP模块、EMIFA模块、定时器模块和传感器处理器XRD98L23ACD的初始化。E3MA中断服务程序完成EDMA目标地址参数的修改和相关变量计算。Main函数调用系统初始化函数，然后启动定时器，响应EDMA中断。 使用芯片支持库编程必须首先初始化芯片支持库，调用芯片支持库API函数CSLinit完成。调用芯片支持库API函数IRQ_setVecs完成中断服务表初始化，参数为连接命令文件定义的中断服务表全局标识符。调用芯片支持库API函数IRQ_globalEnable、IRQ_nmiEnable分别使能全局中断和不可屏

49、蔽中断。这样系统才能响应EDMA中断，调用支持库API函数IRQ_enable使能EDMA中断。参数为IRQ_EVT_ EDMANT表示响应EDMA中断事件。使用GPIO设备前，必须调用芯片支持库API函数GPIO_open打开GPIO设备，然后调用芯片支持库API函数GPIOconfigArgs设置GPIO模式，参数为GPIO相关寄存器值。GtIO模式主要包括各GPIO的使能、方向和初值。使用EDMA设备前必须调用EDMA_open打开EDMA一个通道。因为系统使用定时器l中断事件作为EDMA的触发事件，所以打开的通道参数为EDMA_CHATINl 。调用芯片支持库API函数EI)MAcon

50、figArgs设置EDMA定时器1通道，参数为EDMA相关寄存器值。通道设置主要包括EDMA的数据单元的字长为8位、传输结束中断使能、事件链接不使能、源地址为OxA0000000、数据单元数为l、目的地址为存储数组首地址。目前是用定时器l中断事件触发EDMA传输一采集点数据，同时定时器l中断事件产生TINTl输出信号也是CP输入信号，这样EDMA触发时序和CP输入信号同步。只要传感器处理器能够在两次CP信号间隔内完成一次采集点AD等处理，就可以实现图像传感器采集一个点后，进行一次EDMA传输，确保EDMA传输采集点无重复无遗漏。如果采用定时器l中断事件触发方式，即CP输入信号同步方式，那么数据

51、单元数为l，使能传输结束中断。在完成一次传输后，触发EDMA传输完成事件中断，完成目的地址的修改和其它计算。因为需要采集的点很多，远远超过参数链接的数目限制，不能静态设置参数链接，只能动态修改EDMA目的地址，所以不使能事件链接。可以采用SP输入信号作为外中断事件触发信号，触发EDMA外中断事件通道传输一行采集点数据。数据单元数为一行采集点数，根据数据单元字长设置自动修改EDMA目的地址。采用这种触发方式后，EDMA目的地址修改和各采集点传输可以自动完成，为了确保EDMA传输采集点无重复无遗漏，必须控制EDMA与图像传感器时序同步。同步的含义是考虑到传感器处理器AD等处理的延时的同步，可这样的

52、外中断事件触发方式需要考虑到TMS320C6416DSK的EMDA的工作时序、图像传感器工作时序和传感器处理器工作时序，不如定时器中断事件触发容易实现，但是数据传输性能要高。使用MCBSP设备前必须调用芯片支持库API函数MCBSP_open打开MCBSP的一个设备，因为系统使用MCBSPO的CLKXO引脚信号和DXO引脚信号，所以打开的设备参数为MCBSP_DEV0。调用芯片支持库API函数McBSP_configArgs设置MCBSPO设备，参数为MCBSP相关寄存器值。设备设置主要包括，根据传感器控制器控制字写入时序的SCLK信号，设置采样频率发生器时钟模式为内部时钟和分频值。 由GPI

53、O模块产生控制器控制字写入时序的SYNcH信号和LD信号，由MCBSP模块产生控制器控制字写入时序的SCLK信号和SDATA信号，将控制字写入到传感器处理器。控制字为11位，前三位S2、S1、SO组合表示写入寄存器的编码，D7DO表示写入寄存器的8位数据。传感器控制器XRD98123ACD写入时序如图4所示。由于系统分配缓冲器地址为OxAOOOOOOO，即EMIFACE2首地址，所以需要调用芯片支持库API函数EMIFA_configArgs设置EMIFA。设置主要包括CE2的读图4传感器控制器XRD98L23ACD写入时序写建立时间、触发时间、保持时间和存储器类型为8位异步类型。因为缓冲器可

54、以理解成外部存储器，但是不是实际的标准存储器类型，不具有标准的EMIFA引脚连接方式，所以不能按照标准类型进行设置,需要进行实验调试设置。使用定时器设备前，必须调用芯片支持库API函数TIMER_open，打开TIMER的一个设备。由于系统使用定时器O和定时器1，所以打开的设备参数为TIMER_DEVO和TIMER_ DEVl。调用芯片支持库API函数TIMER_configArgs设置TIMERO和TIMERl设备，参数为TIMER相关寄存器值。系统CPU时钟为72OMHz。TIMERO设置主要包括时钟源为内部时钟源，频率为CPU时钟8分频，即9OMHz、时钟模式使能、TOUTO为时钟输出引

55、脚和时钟周期为9。TIMERl设置主要包括时钟源为外部时钟源，频率为2OMHz、脉冲模式使能、脉冲宽度为1、TOUTl为时钟输出引脚和时钟周期为l。通过这样的设置，TOUTO可以提供1OMHz，50占空比时钟输出信号；TOLTl可以提供5MHz，25占空比时钟输出信号。 结语本文分析了基于处理器的嵌入式实时图像采集系统设计方案，充分利用了TMS32Oc6416DSK硬件和软件资源，为基于DSP芯片的有关图像的嵌入式实时系统应用，提供了一个技术参考。基于DSP的最小图像采集处理系统设计摘要 采用TI公司的TMS320C6713，通过地址译码和总线隔离，直接将数字图像传感器芯片OV7620接入；利

56、用EDMA独立传送的特点，在不增加DSP软件开销和对总线占用的情况下，实现视频图像的实时采集和处理。经过验证，系统具有实时性好、成本低、开发周期短的特点。通过总线隔离和数据锁存实现了DSP与低速LCD显示模块的接口。针对具体的硬件电路给出了驱动例程。关键词 DSP嵌入式系统 图像采集 图像处理引 言在以DSP为核心的视频处理系统中，视频采集的方法通常可以分为两大类：自动的视频采集和基于DSP的视频采集。前者通常采用CPLDFPGA控制视频解码芯片，通过FIFO或者双口RAM向DSP传送数据，特点是数据采集模块独立运行，占用DSP资源少，但实现相对复杂，成本偏高；后者通常由DSP控制视频解码芯片

57、并同步各种时序，将视频数据读入。其特点是实现相对简单，成本有所降低，但对视频解码芯片的控制较为复杂，占用DSP处理时间。如果通过适当的逻辑电路让数字图像传感器芯片直接接入DSP，则可省去视频控制解码芯片、CPLDFPGA、FIFO或双口RAM，在不增加DSP软件开销的情况下，大大降低系统的复杂程度和成本，缩短开发周期。1 硬件系统设计1.1 系统总体结构DSP采用TI公司发布的C6000系列高速浮点型信号处理器TMS320C6713，其峰值处理速度达MFLOPS(百万次浮点每秒)。其外部存储器接口EMIF(External Memory Interface)包括4个CE空间，其中CE0被配置为

58、16位同步空间，接SDRAM；CEl为16位异步空间，接FLASH；CE2为16位异步空间，经过地址译码和总线缓冲将数字图像传感器OV7620接入；CE3为8位异步空间，经过数据锁存和总线隔离将LCD显示模块接入。12 OV7620的配置和硬件连接OV7620是OmniVision公司生产的CMOS彩色黑白图像传感器，在本系统中被配置为16位逐行扫描QVGA方式，RGB原始数据输出，分辨率为320×240，SCCB总线，内部默认的行曝光方式；同时使能HREF信号对PCLK进行门控，即只有当HREF有效时像素时钟信号才被输出到PCLK引脚上，否则该引脚保持无效。这样EDMA可以始终处在使能状态，从而简化采集过程。在对OV7620复位结束后，DSP通过GPIO模拟SCCB总线完成对OV7620内部功能寄存器的配置，之后数帧内图像数据和同步信号将逐渐稳定。Y通道和UV通道在分别经过74HC244总线缓冲器之后接入EMIF低16位数据总线。CE2与地址线EA20、EA21经过译码产生2片74HC244的选通信号，此时OV7620的读地址为0xA0000000。配置和硬件连接