The Microcomputer Principle_Ch5

1、Dalian University of Technology计算机原理计算机原理电信学院电信学院 自动化系自动化系 卢伟卢伟ADD：大黑楼：大黑楼B705 TEL：84706161 Email：计算机原理计算机原理 2022年年2月月26日日16时时52分分25.1 存储器概述存储器概述5.2 随机读写存储器（随机读写存储器（RAM）5.3 典型的存储芯片和译码芯片典型的存储芯片和译码芯片5.4 存储器与存储器与CPU的连接的连接 第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分3存储器是用来存储微型计算机工作时使用的信息（程序和数据）的存储器是用来存储微型

2、计算机工作时使用的信息（程序和数据）的部件，正是因为有了存储器，计算机才有信息记忆功能。越靠近部件，正是因为有了存储器，计算机才有信息记忆功能。越靠近CPU的存储器速度越快而容量越小。的存储器速度越快而容量越小。 CPUCache主存储器主存储器辅助存储器辅助存储器大容量存储器大容量存储器外存储器外存储器内存储器内存储器第五章 存储器系统第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分4一、存储器分类一、存储器分类1、按存储介质和作用机理分类、按存储介质和作用机理分类 磁存储器磁存储器，主要有磁芯、磁带、磁盘、磁泡和磁鼓。，主要有磁芯、磁带、磁盘、磁泡和磁鼓。

3、 光存储器光存储器，只读式，只读式CD-ROM、可擦写光盘，还有一种介于磁、可擦写光盘，还有一种介于磁和光之间的存储设备叫磁光盘（和光之间的存储设备叫磁光盘（MO盘）。盘）。 半导体存储器半导体存储器，当前计算机系统的主存主要用半导体存储器。，当前计算机系统的主存主要用半导体存储器。它由大规模集成电路制成，体积小、速度快、功耗低。它由大规模集成电路制成，体积小、速度快、功耗低。2、按存取速度和在计算机系统中的地位分类、按存取速度和在计算机系统中的地位分类 内部存储器内部存储器：速度较快，容量较小，价格较高，用于存储当前：速度较快，容量较小，价格较高，用于存储当前计算机运行所需要的程序和数据，可

4、与计算机运行所需要的程序和数据，可与CPU直接交换信息，习惯上直接交换信息，习惯上称为主存，又称内存。内部存储器通常和系统总线相连。又可细分称为主存，又称内存。内部存储器通常和系统总线相连。又可细分为：为：第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分5内部内部CACHE 在在CPU内作为一个高速的指令或数据缓冲区。一级内作为一个高速的指令或数据缓冲区。一级CACHE，二级，二级CACHE均指内部均指内部CACHE。外部外部CACHE 通常制作在主板上，比主存储器的速度快，介于内部通常制作在主板上，比主存储器的速度快，介于内部CACHE和和 主存之间的一个缓

5、冲区。主存之间的一个缓冲区。主存储器主存储器 计算机系统主要使用的空间。要求速度快，体积小，容量大。计算机系统主要使用的空间。要求速度快，体积小，容量大。 一般为半导体存储器。一般为半导体存储器。(2)(2)外部存储器外部存储器: :通常是通过总线接口电路与系统总线相连。速度通常是通过总线接口电路与系统总线相连。速度较慢，容量较大，价格较低，用于存放计算机当前暂时不用的较慢，容量较大，价格较低，用于存放计算机当前暂时不用的程序、数据或需要永久保持的信息。程序、数据或需要永久保持的信息。如磁盘、光盘等。如磁盘、光盘等。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52

6、分分6二、半导体存储器二、半导体存储器1、按器件分类、按器件分类(1)双极性双极性TTL电路电路:速度较快速度较快(1050nS),集成度低集成度低,功耗大功耗大,成本高成本高(2)MOS:NMOS和和CMOS两种，现大量使用两种，现大量使用CMOS存储器，存储速度存储器，存储速度可达几纳秒。特点：集成度高可达几纳秒。特点：集成度高(单片可达单片可达1Gb)、功耗小、成本低、功耗小、成本低(3)电荷耦合器电荷耦合器:速度快、但成本较高速度快、但成本较高2、按存储功能分类、按存储功能分类(1)读写存储器读写存储器 随机读写存储器随机读写存储器(RAM , Random Access Memory

7、) 可对任一单元进行读写，是计算机主存储器。可对任一单元进行读写，是计算机主存储器。62*系列系列 后进先后进先出存储器出存储器(LIFO Last In First Out):寄存器、堆栈寄存器、堆栈 先进先出存储器先进先出存储器(FIFO First In First Out):寄存器、队列寄存器、队列第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分7(2)只读存储器只读存储器（ROM, Read Only Memory）只能读（用特殊方法可写入），掉电信息不丢失，可作为主存只能读（用特殊方法可写入），掉电信息不丢失，可作为主存储器存放系统软件和数据等。储

8、器存放系统软件和数据等。ROM可分为：可分为：固定固定ROM（掩膜（掩膜ROM）由制造厂家固化内容，不可修改由制造厂家固化内容，不可修改可编程只读存储器可编程只读存储器PROM由用户固化内容，但不可修改由用户固化内容，但不可修改紫外线擦除只读存储器紫外线擦除只读存储器EPROM27*系列：系列：2716、2732、2764， 27040电擦除只读存储器电擦除只读存储器EEPROM、FLASHEEPROM（28*系列）：系列）：2817、28C64、28C256 FLASH：29F010、29F020第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分8读写存储器读

9、写存储器RAMRAM 半导体半导体 存储器存储器只读存储器只读存储器 ROMROM MOSMOS 静态静态SRAMSRAM 掩膜掩膜 可编程序可编程序ROMROM PROM PROM 可擦去可编程可擦去可编程ROMROM EPROM EPROM 电可擦去可编程电可擦去可编程ROMROM E E2 2PROMPROM双极性非易失非易失 NVRAMNVRAM 动态动态DRAMDRAM第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分9三、存储器的性能指标三、存储器的性能指标1、存储器容量、存储器容量 存储器容量是指存储器可以容纳的二进制信息总量，即存储信息存储器容量

10、是指存储器可以容纳的二进制信息总量，即存储信息的总位（的总位（Bit）数。设微机的地址线和数据线位数分别是）数。设微机的地址线和数据线位数分别是p和和q，则该，则该存储器芯片的地址单元总数为存储器芯片的地址单元总数为2p，该存储器芯片的位容量为，该存储器芯片的位容量为2pq。 例如：存储器芯片例如：存储器芯片6116，地址线有，地址线有11根，数据线有根，数据线有8根则该芯片的根则该芯片的位容量是：位容量位容量是：位容量=211 8 = 2048 8 = 16384位。位。 存储器通常是以字节为单位编址的，一个字节有存储器通常是以字节为单位编址的，一个字节有8位，所以有时也位，所以有时也用字节

11、容量表示存储器容量，例如上面讲的用字节容量表示存储器容量，例如上面讲的6116芯片的容量为芯片的容量为2KB，记作记作2K8，其中：，其中：1KB = 1024B(Byte)=1024 8 =8192位位 存储器容量越大，则存储的信息越多。目前存储器芯片的容量越存储器容量越大，则存储的信息越多。目前存储器芯片的容量越来越大，价格在不断地降低，这主要得益于大规模集成电路的发展。来越大，价格在不断地降低，这主要得益于大规模集成电路的发展。存储器容量单元数存储器容量单元数数据线位数数据线位数第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分102、存取速度、存取速度

12、存储器的速度直接影响计算机的速度。存取速度可用存取时间存储器的速度直接影响计算机的速度。存取速度可用存取时间和存储周期这两个时间参数来衡量。存取时间是指和存储周期这两个时间参数来衡量。存取时间是指CPU发出有效存发出有效存储器地址从而启动一次存储器读写操作，到该读写操作完成所经历储器地址从而启动一次存储器读写操作，到该读写操作完成所经历的时间，这个时间越小，则存取速度越快。目前，高速缓冲存储器的时间，这个时间越小，则存取速度越快。目前，高速缓冲存储器的存取时间已小于的存取时间已小于5ns。存储周期是连续启动两次独立的存储器操。存储周期是连续启动两次独立的存储器操作所需要的最小时间间隔，这个时间

13、一般略大于存取时间。作所需要的最小时间间隔，这个时间一般略大于存取时间。3 3、可靠性、可靠性 存储器的可靠性用存储器的可靠性用MTBF(Mean Time Between Failures)平均故障平均故障间隔时间来衡量，间隔时间来衡量，MTBF越长，可靠性越高，内存储器常采用纠错越长，可靠性越高，内存储器常采用纠错编码技术来延长编码技术来延长MTBF以提高可靠性。以提高可靠性。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分114、性能、性能/价格比价格比 这是一个综合性指标，性能主要包括上述三项指标这是一个综合性指标，性能主要包括上述三项指标存储容量、存

14、储容量、存储速度和可靠性。对不同用途的存储器有不同的要求。例如，有存储速度和可靠性。对不同用途的存储器有不同的要求。例如，有的存储器要求存储容量，则就以存储容量为主；有的存储器如高速的存储器要求存储容量，则就以存储容量为主；有的存储器如高速缓冲器，则以存储速度为主。缓冲器，则以存储速度为主。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分12一、分类一、分类MOS型型RAM一般可分为：一般可分为：SRAM(静态静态RAM):使用触发器存储信息使用触发器存储信息,速度快。如速度快。如:6264 8k*8、62256 32K*8、62010 128K*8DRAM(

15、动态动态RAM):使用电容存储信息使用电容存储信息,速度慢速度慢,因电容有漏电，因电容有漏电，所以需要定时刷新所以需要定时刷新,DRAM的刷新是按行进行刷新的的刷新是按行进行刷新的.计算机中的主计算机中的主存多以存多以DRAM为主。为主。计算机内存的两种常见形式：计算机内存的两种常见形式：计算机上把内存芯片集成在一小条印刷电路板上，称为内存条。计算机上把内存芯片集成在一小条印刷电路板上，称为内存条。常见的有常见的有30线、线、72线、线、168线、线、200线。这是指内存条与主板插接时线。这是指内存条与主板插接时有多少个接点（又称金手指）有多少个接点（又称金手指）SIMM：单列存储器模块。只将

16、芯片做在电路板的一边：单列存储器模块。只将芯片做在电路板的一边DIMM：双列存储器模块。将内存芯片做在内存条两边，即电路：双列存储器模块。将内存芯片做在内存条两边，即电路板两边。板两边。第五章 存储器系统第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分13二、半导体存储器的组成二、半导体存储器的组成一般由一般由存储体存储体、地址选择电路地址选择电路、输入输出电路输入输出电路和和控制电路控制电路组成。组成。1、存储体、存储体 存储体是存储存储体是存储1和和0信息的电路实体，它由许多个存储单元组成，信息的电路实体，它由许多个存储单元组成，每个存储单元一般由若干位每

17、个存储单元一般由若干位(8位位)组成，每一位需要一个存储元件，组成，每一位需要一个存储元件，每个存储单元有一个编号，称为地址。存储器的地址用一组二进制每个存储单元有一个编号，称为地址。存储器的地址用一组二进制数表示，其地址线的根数数表示，其地址线的根数n与存储单元的数量与存储单元的数量N之间的关系为：之间的关系为：2n = N一个一个1K*1的存储器，具有的存储器，具有1024个存储单元，每个单元为个存储单元，每个单元为1位，共有位，共有1024个存储元件，由个存储元件，由10根地址线和根地址线和1根数据线构成。根数据线构成。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日1

18、6时时52分分142、地址选择电路、地址选择电路 地址选择电路包括地址译码器和地址码寄存器。地址译码器用来地址选择电路包括地址译码器和地址码寄存器。地址译码器用来对地址译码。设其输入端的地址线有对地址译码。设其输入端的地址线有n根，输出线数为根，输出线数为N，则它分别，则它分别对应对应2n个不同的地址码，作为对地址单元的选择线。这些输出的选个不同的地址码，作为对地址单元的选择线。这些输出的选择线又叫做字线。地址译码的方式有两种：择线又叫做字线。地址译码的方式有两种： 单译码方式单译码方式 它的全部地址码只用一个电路译码，译码输出的字选择线直接选它的全部地址码只用一个电路译码，译码输出的字选择线

19、直接选中对应的存储单元，如下图所示。由中对应的存储单元，如下图所示。由10根线产生根线产生1024根存储单元选根存储单元选择线，每根线选中一个存储单元。这一方式需要的选择线数较多，择线，每根线选中一个存储单元。这一方式需要的选择线数较多，只适用于容量较小的存储器。只适用于容量较小的存储器。 第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分15A0A0A1A1A2A2A3A3A4A4A5A5A6A6A7A7A8A8A9A9CECEOEOEWEWE0 01 110231023Y0Y0Y1Y1Y1023Y1023D(I/O)D(I/O)读写控制电路读写控制电路地地址

20、址译译码码器器单译码方式单译码方式第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分16 双译码方式（或称矩阵译码）双译码方式（或称矩阵译码） 双译码方式如下图所示。它将地址码分为双译码方式如下图所示。它将地址码分为X与与Y两部分，用两个译两部分，用两个译码电路分别译码。码电路分别译码。X向译码称为行译码，其输出线称为行选择线，向译码称为行译码，其输出线称为行选择线，它选中存储矩阵中一行的所有存储单元。它选中存储矩阵中一行的所有存储单元。Y向译码又称为列译码，向译码又称为列译码，其输出线称为列选择线，它选中一列的所有单元。只有其输出线称为列选择线，它选中一列的所

21、有单元。只有X向和向和Y向向的选择线同时选中的那一位存储单元，才能进行读写操作。由图可的选择线同时选中的那一位存储单元，才能进行读写操作。由图可见，具有见，具有1024个基本单元的存储体排列成个基本单元的存储体排列成3232的矩阵，它的的矩阵，它的 X向向和和Y向译码器各有向译码器各有32根译码输出线，共根译码输出线，共64根。若采用单译码方式，根。若采用单译码方式，则要则要1024根译码输出线。因此，双译码方式所需要的选择线数目较根译码输出线。因此，双译码方式所需要的选择线数目较少少 ，也简化了存储器的结构，故它适用于大容量的存储器。，也简化了存储器的结构，故它适用于大容量的存储器。采用双译

22、码方式时可将采用双译码方式时可将RAM看作一个矩阵，读数据时需给出行地址看作一个矩阵，读数据时需给出行地址信号信号RAS (Row Address Signal) 和列地址信号和列地址信号CAS (Column Address Signal) 。通常先给。通常先给RAS，再给，再给CAS，经过一段时间延时，便可以在，经过一段时间延时，便可以在数据端读出数据。数据端读出数据。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分17A0A0A1A1A2A2A3A3A4A4Y0Y031-031-0Y31Y31CECEOEOE WEWED(I/O)D(I/O)读写读写控制

23、控制电路电路行行译译码码器器0-00-00-310-3131-3131-31A5A5A6A6A7A7A8A8A9A9X0X0X31X31列译码器列译码器双译码方式双译码方式第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分18D0D0YiXiVccT3T4T5T6T1T2T7T8SRAM的基本电路的基本电路NMOS静态静态RAM的存储器单元电路的存储器单元电路(1)T1,T2为开关管，为开关管，T3,T4为负载为负载管，导通电阻管，导通电阻r3,r4r1,r2。T1T3和和T2T4构成两个反向器按正反馈连构成两个反向器按正反馈连接，构成触发器。接，构成触发器。(

24、2)Xi高电平，高电平，T5,T6及其他与及其他与Xi相相联的开关管导通，每一单元与数据联的开关管导通，每一单元与数据线相连。线相连。Yi为高电平，为高电平，T7,T8导通，导通，此时仅有此时仅有XiYi单元与外部数据线连单元与外部数据线连通，可对该单元进行读写。通，可对该单元进行读写。AB第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分193、读写控制电路、读写控制电路 读写控制电路包括读写放大器、数据寄存器（三态双向缓冲器）读写控制电路包括读写放大器、数据寄存器（三态双向缓冲器）等。它是数据信息输入输出的通道。等。它是数据信息输入输出的通道。 外界对存储器

25、的控制信号有读信号外界对存储器的控制信号有读信号RD、写信号、写信号WR和片选信号和片选信号CS。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分201、62256 32K8的的CMOS静态静态RAM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828A14A14A12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7

26、D7CSCSA10A10OEOEA11A11A9A9A8A8A13A13WEWEVCCVCC6225662256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0OEOECSCSWEWED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D06225662256逻辑图逻辑图输入输入LLL高阻高阻HHL输入输入HLL输出输出LHL高阻高阻HD7D0OEWECS62256工作表工作表第五章 存储器系统第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分212、

27、27256 32K8 EPROM1 12 23 34 45 56 67 78 89 91010111112121313141415151616171718181919202021212222232324242525262627272828VppVppA12A12A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0D0D0D1D1D2D2GNDGNDD3D3D4D4D5D5D6D6D7D7CECEA10A10OEOEA11A11A9A9A8A8A13A13A14A14VCCVCC2725627256引脚图引脚图A14A14A13A13A12A12A11A11A10A10A9A9A8A

28、8A7A7A6A6A5A5A4A4A3A3A2A2A1A1A0A0CECEOEOED7D7D6D6D5D5D4D4D3D3D2D2D1D1D0D02725627256逻辑图逻辑图第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分223、74LS138 3/8译码器译码器1 12 23 34 45 56 67 78 89 91010111112121313141415151616A AB BC CG2AG2AG2BG2BG1G1Y7Y7GNDGNDY6Y6Y5Y5Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0VCCVCC74LS13874LS138引脚图引脚图Y0Y0Y

29、1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7G1G1G2AG2AG2BG2BC CB BA A74LS13874LS138原理图原理图第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分23一、存储器与一、存储器与CPU连接时要考虑的问题连接时要考虑的问题1 1、存储器的容量、存储器的容量 一个大的存储器系统有几十、几百一个大的存储器系统有几十、几百M M字节，一般要根据系统来定。字节，一般要根据系统来定。对于嵌入式或用户自己做的应用系统，可根据实际需要来设计存储对于嵌入式或用户自己做的应用系统，可根据实际需要来设计存储器的容量。器的容量。2 2、存储空

30、间的安排、存储空间的安排 微机内存包括微机内存包括ROMROM区和区和RAMRAM区，它们都由许多芯片组成，所以要区，它们都由许多芯片组成，所以要安排地址空间，即地址分配；每个存储器芯片还需要片选信号，这安排地址空间，即地址分配；每个存储器芯片还需要片选信号，这些信号如何产生等问题。些信号如何产生等问题。3 3、CPUCPU总线的负载能力总线的负载能力 通常通常CPUCPU总线的负载能力是一个总线的负载能力是一个TTLTTL器件或器件或2020个个MOSMOS器件，当总线器件，当总线上接的器件很多，超过允许值时，应该在总线上加接缓冲器或驱动上接的器件很多，超过允许值时，应该在总线上加接缓冲器或

31、驱动器，以增加器，以增加CPUCPU的负载能力。的负载能力。 第五章 存储器系统第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分244 4、CPUCPU的时序和存储器速度之间的配合的时序和存储器速度之间的配合 CPUCPU执行存储器读写指令都有固定的时序，为保证执行存储器读写指令都有固定的时序，为保证CPUCPU读写存储读写存储器的准确性，存储器的速度必须与器的准确性，存储器的速度必须与CPUCPU匹配。匹配。二、二、80868086存储器空间存储器空间80868086系统有系统有2020根地址线，根地址线，1616根数据线，寻址空间为根数据线，寻址空间为1M

32、B1MB，采用存储，采用存储器分体结构，偶地址数据器分体结构，偶地址数据由数据线低由数据线低8 8位传送，奇地址数据由数据位传送，奇地址数据由数据线高线高8 8位传送。奇、偶地址数据存取分别由位传送。奇、偶地址数据存取分别由BHEBHE和和A0A0控制控制( (见下表见下表) )。CPU CPU 所能提供的信号线：所能提供的信号线： 数据线数据线 D15D15D0D0 地址线地址线 A19A19A0A0存储器或存储器或I/OI/O端口访问信号端口访问信号M/IOM/IORD RD 读信号读信号 WR WR 写信号写信号 BHE BHE 总线高字节有效信号总线高字节有效信号第五章 存储器系统计算

33、机原理计算机原理 2022年年2月月26日日16时时52分分25BHEA0操作操作所用总线所用总线00从偶地址读从偶地址读/写一个字写一个字D15D010从偶地址读从偶地址读/写一个字节写一个字节D7D001从奇地址读从奇地址读/写一个字节写一个字节D15D8从奇地址读从奇地址读/写一个字写一个字01读读/写低字节写低字节D15D810读读/写高字节写高字节D7D0BHE和和A0控制读写一个字节控制读写一个字节/一个字一个字第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分26三、存储器的连接三、存储器的连接例例5.1 由由2片片62256（32K*8 RAM）

34、组成）组成64K*8 RAM的的8086计算计算机存储器系统连接。可采用两种方式：机存储器系统连接。可采用两种方式：1、控制奇偶片的写使能、控制奇偶片的写使能 WE说明：说明：(1)地址信号地址信号A0-A19和和BHE是是8086CPU经锁存器经锁存器8282或或74LS373锁存后产生的信锁存后产生的信号。号。(2)数据总线数据总线D0D15是是8086 CPU的的AD0AD15经经8286或或74LS245缓冲后产生的信缓冲后产生的信号。号。(3)MEMR和和MEMW在最小模式下由在最小模式下由8086 CPU的的M/IO和和RD、WR信号产生，在最信号产生，在最大模式下由大模式下由82

35、88产生。产生。 (4)IC0为偶地址存储器，其数据由数据总线低为偶地址存储器，其数据由数据总线低8位传送。位传送。IC1为奇地址存储器，其数为奇地址存储器，其数据由数据总线高据由数据总线高8位传送。由位传送。由A0和和BHE控制写信号实现奇偶地址写操作。控制写信号实现奇偶地址写操作。 (5)A16A19由由74LS138译码选中存储器。译码选中存储器。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分27Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3

36、D2D1D0VccA19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D874LS1386225662256IC0IC1DBAB第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分28IC0（偶）（偶）IC1（奇）（奇）A19 A18

37、A17 A160 0 0 0 X X0 0 0 0 X X范范 围围000000FFFFH000000FFFFH地址分配地址分配 A15A0三种情况三种情况mov 2000h, al 从偶地址开始写一个字节从偶地址开始写一个字节mov 2000h, ax 从偶地址开始写一个字从偶地址开始写一个字mov 2001h, ax 从奇地址开始写一个字从奇地址开始写一个字第五章 存储器系统IC0（偶）（偶）IC1（奇）（奇）A19 A18 A17 A160 0 0 0 X X0 0 0 0 X X范范 围围000000FFFFH000000FFFFH地址分配地址分配 A15A0IC0（偶）（偶）IC1（

38、奇）（奇）A19 A18 A17 A160 0 0 0 X X0 0 0 0 X X范范 围围000000FFFFH000000FFFFH地址分配地址分配 A15A0计算机原理计算机原理 2022年年2月月26日日16时时52分分29Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVccA19A18A17A0BHEMEMW74LS138DBA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRD15D14D13D12D11D10D9D8D7D

39、6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOE WED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D86225662256IC0IC1AB2、控制奇偶片选、控制奇偶片选 CS第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分30四、四、8086系统存储器接口设计基本技术系统存储器接口设计基本技术存储器地址译码电路的设计一般遵循如下步骤：存储器地址译码电路的设计一般遵循如下步骤：(1)根据系统中实际存储器容量根据系统中实际存储器容量,确定存储器在整个

40、寻址空间中的位置确定存储器在整个寻址空间中的位置;(2)根据所选用存储芯片的容量，画出地址分配图或列出地址分配表根据所选用存储芯片的容量，画出地址分配图或列出地址分配表;(3)根据地址分配图确定译码方法；常见的译码方式有：根据地址分配图确定译码方法；常见的译码方式有： 全译码法全译码法 片内寻址未用的全部高位地址线都参加译码，译码输出作片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。各片之间是连续的。缺点是译码电路比较复杂。 部分译

41、码部分译码 用片内寻址外的高位地址的一部分译码产生片选信号。用片内寻址外的高位地址的一部分译码产生片选信号。部分译码较全译码简单，但存在地址重叠区。部分译码较全译码简单，但存在地址重叠区。 线选法线选法 高位地址线不经过译码，直接（或经反相器）分别接各存储高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。器芯片的片选端来区别各芯片的地址。(软件上必须保证这些片选线每软件上必须保证这些片选线每次寻址时只能有一位有效次寻址时只能有一位有效)也会造成地址重叠，且各芯片地址不连续。也会造成地址重叠，且各芯片地址不连续。（4）选用合适器件，画出译码电路图。）选用合适器

42、件，画出译码电路图。第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分311、全译码、全译码采用全地址译码方式，计算机的全部地址空间都可以使用采用全地址译码方式，计算机的全部地址空间都可以使用例例5.2 用用2片片62256（32K*8 RAM）和）和2片片27256（32K*8 EPROM）组成组成8086计算机存储器系统。要求计算机存储器系统。要求EPROM的起始地址为的起始地址为F0000H，RAM的起始地址为的起始地址为00000H，使用全地址译码方式使用全地址译码方式，试画出计算，试画出计算机的存储器连接图，并写出地址范围机的存储器连接图，并写出地址范

43、围。说明说明:(1)用用2片片74LS138（三（三-八译码器）对八译码器）对8086计算机系统的高四位地址进行译码，计算机系统的高四位地址进行译码，译出译出16个存储区域。个存储区域。(2)由由A0和和BHE与与MEMW信号组合产生写选通。信号组合产生写选通。A19A18A17A16A19A18A17A16范范 围围IC0IC0（偶）（偶）IC1IC1（奇）（奇）0 0 0 00 0 0 00 0 0 00 0 0 000000000000FFFFH0FFFFH00000000000FFFFH0FFFFH地址分配地址分配A15A15A0A0IC2IC2（偶）（偶）IC3IC3（奇）（奇）1

44、1 1 11 1 1 11 1 1 11 1 1 1F0000F0000FFFFFHFFFFFHF0000F0000FFFFFHFFFFFHX X X XX X X XX X X XX X X X第五章 存储器系统计算机原理计算机原理 2022年年2月月26日日16时时52分分32A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14

45、A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D02725627256IC2IC3ABY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVcc74LS138Y0Y1Y2Y3Y4Y5