计算机组成原理期末复习(初稿)

1、写在之前：主要是个人根据老师说的考点进行总结，仅作参考使用，如果有啥问题，本人概不负责啊。第一章 计算机系统概论1.计算机的硬件组成五大要素：运算器，存储器，控制器，适配器，输入输出设备运算器：逻辑元素和算术运算操作。存储器：存储在运算前所需要参加运算的数据和解题步骤。控制器：从内存中取出解题步骤加以分析，然后执行某种操作。（跟指令相关）适配器：相当于转换器，保证外围设备用计算机系统特性所要求的形式发送或接收信息。第二章 运算方法和运算器1.原码：一种计算机中对数字的二进制定点表示方法。原码表示法在数值前面增加了一位符号位（即最高位为符号位）：正数该位为0，负数该位为1（0有两种表示：+0和-

2、0），其余位表示数值的大小。2.反码：正数的反码与其原码相同；负数的反码是对其原码逐位取反，但符号位除外。3.补码：正数：正数的补码和原码相同。负数：负数的补码则是符号位为“1”。并且，这个“1”既是符号位，也是数值位。数值部分按位取反后再在末位（最低位）加1。也就是“反码+1”。例子：求-5的补码。-5对应正数5（00000101）所有位取反（11111010）加1(11111011)所以-5的补码是11111011。（注1：数0的补码表示是唯一的。即：+0补=+0反=+0原=00000000 -0补=11111111+1=00000000）（注2：未说明范围的一般为考补码）综合举例：x=+

3、122，y=-122x=+1111010 y=-1111010x原=01111010，x反=01111010，x补=01111010y原=11111010，y反=10000101，x补=100001104.移码：补码的符号为取反，范围与补码相同。5. 补码运算中,常用检查溢出的方法：1）用Xf和Yf表示被加数和加数补码的符号位,Zf为补码和的符号位.当出现Xf = Yf= 0两数同为正,而Zf为负,即Zf=1时,有上溢.当出现Xf =Yf = 1两数同为负,而Zf为正,即Zf= 0时,有下溢.2）当数值最高位有进位位C1=1,符号位没有进位C0=0时,或当数值最高位没有进位位C1=0,符号位有

4、进位C0=1时,结果有溢出.3）用变形补码进行双符号位运算.在变形补码中,正数符号以"00"表示,负数的符号以"11"表示.一般称左边的符号位为第一符号位,右边的符号位为第二符号位.若运算结果的符号位为"01",则表明有正溢出产生.若运算结果的符号"10",则表明有负溢出产生.6.舍入处理：主要记住0舍1入，具体P53.7.对阶：P548加减交替法：P42第三章 多层次的存储器1存储器的分类：RAM(Random Access Memory，随机存取存储器)RAM的特点是：电脑开机时，操作系统和应用程序的所有正在运

5、行的数据和程序都会放置其中，并且随时可以对存放在里面的数据进行修改和存取。它的工作需要由持续的电力提供，一旦系统断电，存放在里面的所有数据和程序都会自动清空掉，并且再也无法恢复。ROM(READ Only Memory，只读存储器)ROM是线路最简单半导体电路，通过掩模工艺，一次性制造，在元件正常工作的情况下，其中的代码与数据将永久保存，并且不能够进行修改。一般应用于PC系统的程序码、主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)等。它的读取速度比RAM慢很多。2字扩展，位扩展：公式都为d=设计要求的存储器容量/已知芯片存储容量。区别：字扩展数据

6、线共用，要加地址线。位扩展数据线各用一部分，不用加地址线。举例：1）某计算机字长32位，存储容量8MB。按字编址，其寻址范围为(02M-1) 计算步骤：8MB字节=8*1024*1024*8位。所以8MB/32位=2M.2）某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（0-2M-1）计算步骤：若按半字就是16位了 4MB=4*1024*1024*8位，所以4MB/16 = 2M；3）字长为32位.存储器容量为64KB.按字编址的寻址范围是多少计算步骤：64K字节=6410248位. 所以64KB/32位=(6410248)/32=161024=16K 故寻址范围为: 0

7、-16K-14）某机字长32位，存储容量1MB，若按字编址，它的寻址范围是什么？解释：容量1M=2*1024*1024 位 一个字长是32 位所以，寻址范围是二者相除=256K5）对于存储器的容量扩展，有位扩展，字扩展，字位扩展三种形式。对于字位扩展，一个存储器的容量为M*N位，若使用L*K位存储器芯片，那么，这个存储器共需(M*N)/(L*K)个存储器芯片。下面分析一下字位扩展的习题： 设有一个具有14位地址和8位字长的存储器，问该存储器容量有多大？如果存储器由 1K*1静态存储器组成，需多少芯片？多少位地址作芯片选择？分析：位扩展指的是用多个存储器对字长进行扩充。本题中所用的存储器芯片字长

8、是1位，要扩展到8位，就得用8片。原题中说， “存储器由 1K*1静态存储器组成”，其中，1K指的是存储单元个数，它决定地址的位数，因为2的10次方是1K，所以它用10根地址线，4位地址线用来作芯片选择。字扩展指的是增加存储器中字的数量。解：该存储器的地址线有14位,它的可寻址范围是:214=24*210=16K,因为它是8位字长,所以可存储16K个字节的信息,即16K*8位；所需芯片总数为(16K*8)/(1K*1)=16*8=128个芯片; 芯片选择线为1410=4。3.Cache：1）cache的作用：解决CPU和主存之间速度的不匹配。2）3）映射方式：1.全相联映射：主存中任一块都可以

9、映射到Cache中任一块的方式，主存中任一块都可以映射到Cache中任一块的方式。图解：P93优点：灵活性和命中率高。缺点：比较器电路难与设计和实现。适合小容量cache使用。2.直接映射：直接相联映射方式是指主存的某块j只能映射到满足如下特定关系的Cache块i中： ij mod m（行号i，主存块号j，cache中的总行数m） 图解：P94优点：硬件简单，成本低。缺点：每个主存块只有一个固定的行位置存放。适合于大容量cache使用。3.组相联映射：适度地兼顾了二者的优点又尽量避免二者的缺点，因此被普遍采用。这种方式将cache分成u组，每组v行。主存块存放到哪个组是固定的（直接映射），至于

10、存到该组的哪一行是灵活的（全相联映射），函数关系为：m=u*v 组号：q=j mod u。图解：P954.页式虚拟存储器：1）地址映射页式虚拟存储系统中，虚拟空间分成页，称为逻辑页；主存空间也分成同样大小的页，称为物理页。虚存地址分为两个字段：高字段为逻辑页号，低字段为页内行地址。实存地址也分两个字段：高字段为物理页号，低字段为页内行地址。页表中每一个虚存逻辑页号有一个表目，表目内容包含该逻辑页所在的主存页面地址(物理页号),用它作为实存地址的高字段，与虚存地址的页内行地址字段相拼接，产生完整的实主存地址，据此来访问主存。2）转换后援缓冲器（TLB）为了避免页表已保存或已调入主存储器时对主存访

11、问次数的增多, 把页表的最活跃部分存放在高速存储器中组成快表（转换后援缓冲器（TLB）。快表由硬件组成，比页表小得多，查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地找到对应的物理页号送入实主存地址寄存器，从而做到虽采用虚拟存储器但访主存速度几乎没有下降。3）内页表和外页表页表是虚地址到主存物理地址的变换表，通常称为内页表。与内页表对应的还有外页表，用于虚地址与辅存地址之间的变换。当主存缺页时，调页操作首先要定位辅存，而外页表的结构与辅存的寻址机制密切相关。例如对磁盘而言，辅存地址包括磁盘机号、磁头号、磁道号和扇区号等。外页表通常放在辅存中，在需要时可调入主存。当主存

12、不命中时，由存取管理部件向CPU发出“缺页中断”，进行调页操作。4）虚拟存储器、TLB和Cache协同操作。发生事件的可能组合：TLB页表Cache可能发生吗？如果可能，发生的背景是什么命中命中缺失可能，但若TLB命中就不可能再去检查页表缺失命中命中TLB缺失，但在页表中找到表项；重试后在Cache中找到数据缺失命中缺失TLB缺失，但在页表中找到表项；重试后未在Cache中找到数据缺失缺失缺失TLB缺失并随之发生却也；重试后必在Cache中找不到数据命中缺失缺失不可能；如果页不在内存中，TLB中没有此变换命中缺失命中不可能；如果页不在内存中，TLB中没有此变换缺失缺失命中不可能；如果也不在内存

13、中，数据不允许在Cache中存在5.段页式虚拟存储器（基本了解下）：P106107第四章 指令系统1.寻址方式：操作码OP变址X间址I形式地址A方式算法主要优点主要缺点隐含寻址操作数在专用寄存器无存储器访问数据范围有限立即寻址操作数=A无存储器访问操作数幅值有限直接寻址EA=A简单地址范围有限间接寻址EA=(A)大的地址范围多重存储器访问寄存器寻址EA=R无存储器访问地址范围有限寄存器间接寻址EA=(R)大的地址范围额外存储器访问偏移寻址EA=A+(R)灵活复杂段寻址EA=A+(R)灵活复杂堆栈寻址EA=栈顶无存储器访问应用有限EA-有效地址。R-通用寄存器的编号。具体图解：P125偏移寻址补

14、充：1.相对寻址：隐含引用的专用寄存器是程序计数器（PC），即EA=A+(PC)，它是当前PC的内容加上指令地址字段中A的值。2.基址寻址：被引用的专用寄存器含有一个存储器地址，地址字段含有一个相对于该地址的偏移量。3.变址寻址：地址域引用一个主存地址，被引用的专用寄存器含有对那个地址的正偏移量。例题：P129和P137第五章 中央处理器1.英文缩写的理解：DR：数据缓冲寄存器。IR：指令寄存器。PC：程序计数器。AR：数据地址寄存器。R0R3：通用寄存器。PSW：状态字寄存器。2.机器指令与微指令的关系：1）一条机器指令对应一个微程序，这个微程序是由若干条微指令序列组成的。因此，一条机器指令

15、的能是由若干条微指令组成的序列来实现的。简言之，一条机器指令所完成的操作划分成若干条微指令来完成，由微指令进行解释和执行。2）从指令与微指令，程序与微程序，地址域微地址的一一对应关系来看，前者与内存存储器有关，后者与控制存储器有关。3）P150的图5.14就是五条典型指令的指令周期的微程序流程图，每一个CPU周期就对应一条微指令。3.硬布线控制器的思想：硬布线控制器是将控制部件做成产生专门固定时序控制信号的逻辑电路，产生各种控制信号，因而又称为组合逻辑控制器。这种逻辑电路以使用最少元件和取得最高操作速度为设计目标，因为该逻辑电路由门电路和触发器构成的复杂树型网络，所以称为硬布线控制器。4.硬布

16、线控制器的原理与步骤： 第六章 总线系统1.总线的分类：计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。2.接口（适配器）的概念：I/O功能模块通常简称为I/O接口，也叫适配器。广义地讲，I/O接口是指CPU、主存和外围设备之间通过系统总线进行连接的标准化逻辑部件。I/O接口在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。（I/O接口模块分为串行数据接口和并行数据接口两大类）3.总线的仲裁：1）集中式仲裁：P194集中式仲裁有三种方式：1、链式查询方式；2、计数器定时查询方式；3、独立请求方式；特点分别是：1、距离仲裁器最近

17、的设备优先级最高；2、优先级均等而且可以用程序改变；3、响应时间快。2）分布式仲裁：P196分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。第七章 外存与I/O设备1.硬盘的技术指标：容量：8bit=1Byte、1024Byte=1KByte、1024KByte=1MByte、1024MByte=1GByte、10

18、24GByte=1TByte多数硬盘厂家按照1GB=1000MB来计算。平均访问时间：平均寻道时间平均等待时间平均访问时间。转速：转/分钟（rpm）。主流硬盘为7200rpm。缓存：硬盘和内存的临时交互存储区。主流硬盘为2M和8M。接口类型：IDE接口、SCSI（小型计算机接口）和SATA接口SCSI接口硬盘转速和数据传输率高，系统资源占用少。多用于服务器硬盘。内部传输率：硬盘与内存进行数据传输的速度。外部传输率：硬盘磁头与缓存进行数据传输的速度。第八章 输入输出系统1.外围设备的速度分级：1.速度极慢或简单的外围设备：如机械开关，显示二极管等。2.慢速或中速的外围设备：如键盘等。与CPU之间

19、的数据交换：异步定时方式。也叫做应答式数据交换。3.高速的外围设备：由于这类外设是以相等的时间间隔操作的，而CPU也是以等间隔的速率执行输入/输出指令的，因此这种方式叫做同步定时方式。2.信息交换方式：1.程序查询方式：程序查询方式是一种程序直接控制方式,这是主机与外设间进行信息交换的最简单的方式,输入和输出完全是通过CPU执行程序来完成的。这种方式控制简单，但外设和主机不能同时工作，各外设之间也不能同时工作，系统效率很低，因此，仅适用于外设的数目不多，对I/O处理的实时要求不那么高，CPU的操作任务比较单一，并不很忙的情况。2.程序中断方式：中断是外围设备用来“主动”通知CPU，准备送入输入

20、数据或者接收输出数据的一种方法。3.直接内存访问（DMA）方式：一种完全由硬件执行I/O交换的工作方式。3.程序中断方式：1.中断处理过程流程图：2.单级中断：所有的中断源都属于同一级，所有的中断源触发器排成一行，其优先次序是离CPU近的优先权高。3.多级中断：计算机系统中有相当做的中断源，根据各中断事件的轻重缓急程度不同而分成若干级别，每一中断级分配给一个优先权。举例：P247例2例34.DMA方式：1.概念：是一种完全由硬件执行I/O交换的工作方式。2.传送方式类别：停止CPU访问；周期挪用；DMA与CPU交替访内。1）停止CPU访问：当外围设备要求传送一批数据时，由DMA控制器发一个停止

21、信号给CPU，要求CPU放弃对地址总线、数据总线和有关控制总线的使用权DMA控制器获得总线控制权以后，开始进行数据传送在一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU图(a)是这种传送方式的时间图很显然，在这种DMA传送过程中，CPU基本处于不工作状态或者说保持状态优点: 控制简单，它适用于数据传输率很高的设备进行成组传送。缺点: 在DMA控制器访内阶段，内存的效能没有充分发挥，相当一部分内存工作周期是空闲的。这是因为，外围设备传送两个数据之间的间隔一般总是大于内存存储周期，即使高速I/O设备也是如此。例如，软盘读出一个8位二进制数大约需要32us，而半导体

22、内存的存储周期小于0.5us，因此许多空闲的存储周期不能被CPU利用2）周期挪用：当I/O设备没有DMA请求时，CPU按程序要求访问内存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。这种传送方式的时间图如下图(b)：I/O设备要求DMA传送时可能遇到两种情况：(1)此时CPU不需要访内，如CPU正在执行乘法指令。由于乘法指令执行时间较长，此时I/O访内与CPU访内没有冲突，即I/O设备挪用一二个内存周期对CPU执行程序没有任何影响。(2)I/O设备要求访内时CPU也要求访内，这就产生了访内冲突，在这种情况下I/O设备访内优先，因为I/O访内有时间要求，前一个I/O数据必须在下一个访问请求到来之前存取完毕。显然，在这种情况下I/O 设备挪用一二个内存周期，意味着CPU延缓了对指令的执行，或者更明确地说，在CP