EDA汽车尾灯控制器

1、 级学生EDA课程设计 EDA课程设计报告书课题名称汽车尾灯控制器姓 名 学 号 院 系 专 业 指导教师 一、 设计任务及要求：设计一个汽车尾灯控制器。要求：汽车尾部左右两侧各有多盏指示灯。汽车在夜间行驶时，左右两侧有指示灯同时一直亮，供照明使用汽车右转弯时，右侧的一盏指示灯亮。汽车刹车时，左右两侧的一盏指示灯同时亮。汽车左转弯时，左侧的一盏指示灯亮。汽车正常行驶时指示灯都不亮。指导教师签名： 年 月 日二、指导教师评语：指导教师签名： 年 月 日三、成绩验收盖章 年 月 日 汽车尾灯控制器的设计（湖南城市学院物理与电信工程系电子信息工程专业，湖南益阳，41300）1、设计的目的本次设计的目

2、的就是通过实践深入理解状态机原理，了解EDA技术并掌握VHDL硬件描述语言的设计方法和思想。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。通过对实用汽车尾灯控制器的设计，巩固和综合运用所学知识，提高分析、解决EDA技术实际问题的独立工作能力。2、设计的内容及要求2.1设计内容设计一个汽车尾灯控制器，利用EDA软件（Quartus II）进行编译及仿真，设计输入可采用VHDL硬件描述语言输入法和原理图输入法，通过仿真查看设计的可行性，因条件有限，只能进行简单的仿真实验。 2.2设计要求（1）汽车尾部左右两侧各有多盏指示灯。（2）汽车正常

3、行驶时指示灯都不亮。（3）汽车右转弯时，右侧的一盏指示灯亮。（4）汽车左转弯时，左侧的一盏指示灯亮。（5）汽车刹车时，左右两侧的一盏指示灯同时亮。（6）汽车在夜间行驶时，左右两侧有指示灯同时一直亮，供照明使用。3、整体设计方案3.1汽车尾灯控制器的工作原理 汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯ldright亮；当汽车向左侧转弯时，汽车左侧的指示灯ldleft亮；当汽车刹车时，汽车右侧的指示灯ldbrake1和汽车左侧的指示灯ldbrake2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯ldnight1和汽车左侧的指示灯ldnig

4、ht2同时一直亮；当于大雾天行驶时右侧指示灯ldfoggy1和左侧指示灯ldfoggy2同时亮。通过设置系统的输入信号：系统时钟信号clk，汽车左转弯控制信号left，汽车右转弯控制信号right，刹车信号brake，夜间行驶信号night，雾灯信号foggy和系统的输出信号：汽车左侧4盏指示灯ldleft，dbrake1，dnight1，dfoggy1和汽车右侧4盏指示灯ldright，ldbrake2，ldnight2，ldfoggy2实现以上功能。系统的整体组装设计原理如图所示：汽车行驶信号主控模块左灯控制模块右灯控制模块显示时钟图3.1系统设计整体框图3.2方案选择与论证根据系统设计要

5、求，系统设计采用自顶向下的设计方法，顶层设计采用原理图设计方案，它是由时钟分频模块、汽车尾灯主控模块、左边灯控制模块、右边灯控制模块四部分组成。3.3系统设计详述系统的输入信号包括：系统时钟信号CLK，汽车左转弯控制信号LEFT，汽车右转弯控制信号RIGHT，刹车信号BRAKE，夜间行驶信号NIGHT。系统的输入信号包括：汽车左侧4 盏指示灯LLED1，LLED2，LLED3，LLED4和汽车右侧4 盏指示灯RLED1，RLED2，RLED3，RLED4。当汽车正常行驶时所有的指示灯都不亮，当汽车向左转时，汽车左边的指示灯LLED1亮，当汽车向右转时，汽车右边的指示灯RLED1亮，当汽车刹车时

6、，左右的LLED2、RLED2亮，当汽车夜间行驶时，汽车左右的LLED3、LLED4、RLED3 、RLED4一直亮。4、模块电路设计4.1 汽车尾灯主控模块设计该模块用于对汽车尾灯进行整体控制，当输入为左转信号时，输出左侧灯控制信号；当输入为右转信号时，输出右侧灯控制信号；当同时输入LEFT和RIGHT信号时，输出错误控制信号。当输入为刹车信号时，输出刹车控制信号；当输入为夜间行驶信号时，输出为夜间行驶控制信号。主控模块功能实现源程序如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,

7、NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE one OF CTRL IS BEGIN NIGHT_LED<=NIGHT; BRAKE_LED<=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN TEMP:=LEFT&RIGHT; CASE TEMP ISWHEN "00"=>LP<='0&

8、#39;RP<='0'LR<='0' -当汽车直行时，左右灯都不亮WHEN "01"=>LP<='0'RP<='1'LR<='0' -当汽车右拐时，右拐指示灯亮WHEN "10"=>LP<='1'RP<='0'LR<='0' -当汽车左拐时，左指示灯亮WHEN OTHERS=>LP<='0'RP<='0'LR<=&

9、#39;1' -当汽车刹车时，左右灯都亮 END CASE; END PROCESS;END;原件封装图如下图主控模块封装图RIGHT：右转信号；LEFT：左转信号；BRAKE：刹车信号；NIGHT：夜间行驶信号；LP：左侧灯控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAKE_LED：刹车控制信号；NIGHT_LED：夜间行驶控制信号；主控模块仿真波形图图主控模块仿真波形图4.2左边灯控制模块 本模块用于控制左侧灯的亮、灭和闪烁情况，当时钟上升沿信号和左侧灯控制信号或刹车控制信号或夜间行驶信号同时出现时，左侧相应的灯亮或出现闪烁。当错误控制信号出现时，LD1灯不亮左边灯控制

10、模块封装图图左边灯控制模块封装图 CLK：时钟控制信号；LP：左侧灯控制信号；LR：错误控制信号；BRAKE：刹车控制信号；NIGHT：夜间行驶控制信号；LEDL：左侧LD1灯控制信号；LEDB：左侧LD2灯控制信号；LEDN：左侧LD3灯控制信号；左边灯控制模块仿真波形图图左边灯控制模块仿真波形图左边灯控制模块功能实现源程序如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;LP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDL,L

11、EDB,LEDN: OUT STD_LOGIC);END ENTITY LC;ARCHITECTURE ART OF LC IS BEGIN LEDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,LP,LR)BEGIN IF CLK'EVENT AND CLK='1' THEN -时钟上升沿有效 IF(LR='0') THEN -没有刹车信号时 IF(LP='0')THEN -没有左拐信号时LEDL<='0' -左信号灯不亮ELSE -相反情况LEDL<='1'

12、 END IF; ELSE LEDL<='0' END IF; END IF; END PROCESS;END ARCHITECTURE ART;4.3右边灯控制模块本模块描述用于控制右侧灯的亮、灭和闪烁情况，当时钟上升沿信号和右侧灯控制信号或刹车控制信号或夜间行驶信号同时出现时，右侧相应的灯亮或出现闪烁。当错误控制信号出现时，RD1灯不亮。右边灯控制模块封装图图右边灯控制模块封装图CLK：时钟控制信号；RP：右侧灯控制信号；LR：错误控制信号；BRAKE：刹车控制信号；NIGHT：夜间行驶控制信号；LEDR：右侧RD1灯控制信号；LEDB：右侧RD2灯控制信号；LEDN

13、：右侧RD3灯控制信号；右边灯控制模块仿真波形图图右边灯控制模块仿真波形图右边灯控制模块功能实现源程序如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RC IS PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC;LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY RC;ARCHITECTURE ART OF RC IS BEGIN LEDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLK'EVENT A

14、ND CLK='1' THEN -检测时钟上升沿 IF(LR='0') THEN IF(RP='0') THEN LEDR<='0' ELSE LEDR<='1' END IF; ELSE LEDR<='0' END IF; END IF; END PROCESS;END ARCHITECTURE ART;4.4时钟分频模块 这块的功能是对左右两边的LLED1、RLED1的闪烁时间间隔，以CLK为输入信号， CP为输出信号，在程序中定义一个八位节点信号COUNT来放计数值，当CLK

15、的上升沿到来时就开始计数，最后将COUNT(3)给CP，实现对CLK的八分频。 再将CP的电平信号分别和LEDL、LEDR电平与，最后用输出的电平来控制汽车左右的LLED1、RLED1，实现左右转的指示功能。时钟分频模块元件封装图图时钟分频模块封装图时钟分频模块仿真波形图图时钟分频模块仿真波形图时钟分频模块功能实现源程序如下LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY shizhong IS PORT(CLK: IN STD_LOGIC; -时钟输入 CP: OUT STD_LOG

16、IC);END ENTITY shizhong;ARCHITECTURE ART OF shizhong IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN -检测时钟上升沿 COUNT<=COUNT+1; END IF; END PROCESS; CP<=COUNT(3); -输出第五位END ARCHITECTURE ART;4.5总体功能原理图设计总体功能原理图图总体功能原理图顶层文件源程序如下Libra

17、ry ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;Entity tp is Port(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;Ld1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tp is Component sz isPort(clk:in std_logic;Cp:

18、out std_logic); End component; Component ctrl isPort(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic); End component; Component lc isPort(clk,lp,lr,brake,night:in std_logic;Ledl,ledb,ledn:out std_logic); End component; Component rc isPort(clk,rp,lr,brake,night:in std_l

19、ogic;Ledr,ledb,ledn:out std_logic); End component;Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err

20、1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1<=err0 and bm;Ld2<=err1;Ld3<=err2;Rd1<=err3 and bm;Rd2<=err4;Rd3<=err5;End;4.6整体功能仿真波形图图整体功能仿真波形图分析整体仿真图：输入刹车信号一直为高电平，输出LD2灯和RD2灯也为长亮；左转信号为高电平时，LD1灯闪烁，右转信号为高电平时，RD1灯闪烁；当左转信号和右转信号同时为高电平时，LD1灯和RD1灯都不亮；夜间行驶信号为高电平时，LD3灯和RD3灯同时亮。波形仿真结果满足预期的功能。5设计总结 通过本次课程设计，我们对EDA技术有了更深的了解，初步学会了采用自顶向下的系统设计方法设计系统，并熟练掌握了利用VHDL语言进行简单的电路模块设计。此外，我们还进一步熟悉了QuartusII这款软件的使用，深刻体会到了用软件实现硬件设计的便捷与优越。本次课程设计不仅培养了我们实际操作能力，也培养了我们灵活运用课本知