缘分连连看项目 - 计时器模块设计_第1页
缘分连连看项目 - 计时器模块设计_第2页
缘分连连看项目 - 计时器模块设计_第3页
缘分连连看项目 - 计时器模块设计_第4页
缘分连连看项目 - 计时器模块设计_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA/CPLD应用技术应用技术温国忠温国忠 、余菲、曾启明、余菲、曾启明晏凯、刘俐晏凯、刘俐缘分连连看项目缘分连连看项目计数定时计数定时模块设计模块设计曾启明曾启明 博士博士电子邮件：电子邮件：电话：电话：185030520081.该模块需要设计一个计数器，能从30倒数到00，每隔1秒钟跳动一下。通过复位可以把系统清零为00。2.如果到达00，则输出信号“time_up”由低电平拉为高电平至状态机控制模块;3.该模块的输入信号clk和rstn，输出除了time_up信号，还有数码管的高两位qian和bai。计数定时模块设计timer.vclkrstntime_upqian3:0bai3:0信号名I/O位宽含义clkI1 bit系统时钟输入rstnI1 bit系统复位信号time_upO1 bits超时状态信号qianO6 bits秒数的高位baiO4 bits秒数的低位应用型本科核心课程 教师：余菲 电话mail： reg6:0 timer;reg time_up;always(posedge clk_1s or negedge rst)if(rst= =1b0) begin time_up =1b0; timer=7d30; end else beginif(timer= =7b0) time_up =1b1;else time

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论