译码器和大数据选择器

1、实验四译码器及其应用一、实验目的:L掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二实验原理译码器是一个多输入、多输岀的组合逻辑电路。它的作用是把给定的代码进行"翻译”， 变成相应的状态，使输岀通道中相应的一路有信号输岀。译码器可分为通用译码器和显示译 码器两类。前者又分为变量译码器和代码变换译码器。九变量译码器(又称二逬制译码器)，用以表示输入变量的状态，如2线4线、3线 -8线和4线-16线译码器。若有n个输入变量，则有2"个不同的组合状态，就有2“个 输岀端供其使用。而每一个输岀所代表的函数对应于n个输入变量的最小项。以3线-8线译码器74LS138为例

2、逬行分析，图41(a)、(b)分别为其逻辑图及引脚排列。其中A?、Ax、Ao为地址输入端，Yo 百为译码输出端，氐乩 $为使能端。(a) (b) 网字8愍我甜跚74LS138廂ffi网知cruiHl渤41M74LS:138 9誹州llKsx“r42 + 43HO3、矍帝黑、M 0)啣Ee、加血懿圧証站霍dlo(H>M 一)嶷Ee。11R耶 0、52 + 0 UX3、舅 WHX、炉 + 炉“我甜跚第滦一trHHHHHHH>OOOOOOOSI3+HHHOOOO¥HOOHHooOHOHOHoHHHHHHoEeMMHHHOH于1HHHHOHHHHHOHHHHHOHHHHHOHHH

3、HHOHHHHHHHHHHH于110111111111100XXXX11111111X1XXX11111111二进制译码器实际上也是员脉冲输岀的脉冲分配器。若利用使能端中的一个输入端输 入娠信息，器件就成为一个数据分配器（又称多路分配器），如图42所示。若在Si输入 端输入数据信息,U0,地址码所对应的输岀是S数据信息的反码；若从端输入 数据信息，令SX二h 二o ,地址码所对应的输出就是召端数据信息的原码。若数据信 息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。根据输入地址的不同组合译岀唯一地址,故可用作地址译码器。接成多路分配器,可将 个信号源的数据信息传输到不同的地点。二逬制译码器还能

4、方便地实现逻辑函数，如图4 - 3所示,实现的逻辑函数是Z 二 ABC + ABC + ABC +ABC图42 作数据分配器图43实现逻辑函数利用使能端能方便地将两个3/8译码器组合成一个4/16译码器，如图44所示。图44 用两片74LS138组合成4/16译码器2数码显示译码器a七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，图45（a）. （b）为共阴管和共阳管的电路，（C）为两种不同岀线形式的引岀脚功能图。f LED数码罰用来显I立09垃制齣一个"轴。小酗码管（0.5寸和 0.36務IJ,通常约为22.5V ,每个发光二极諭蘇歸在510mA. LED数码霞

5、显示BCD码所表弼 g制始谕码器,该闢器不但译码躺”当的驱动能力。（a）共阴连接（“r电平驱动）（b）共阳连接（"（T电平驱动）（C）符号及引脚功能图45 LED数码管b.BCD码七段译码驱动器此类译码器型号有74LS47 （共阳），74LS48 （共阴），CC4511 （共阴）等，本实验系采 用CC4511BCD码锁存/七段译码/驱动器。驱动共阴极LED数码管。图4-6为CC4511引脚排列图4-6 CC4511引脚排列其中AB. CD BCD码输入端a h c d认f、g 屈输岀端，输出“1”有效，用来驱动共阴极led数码管。LT 一测试输入端，LT = “0”时，译码输岀全为“

6、rBI 消隐输入端，BI二0时，译码输出全为“0”LE 一锁定端，LE二“T时译码器处于锁定（保持）状态，译码输出保持在LE二0时 的数值，LE二0为正常译码。表42为CC4511功能表。CC4511接有上拉电阴,故只需在输岀端与数码管笔段 之间串入限流电阴即可工作。译码器还有拒伪码功能当输入码超过1001时辅岀全为“0“， 数码管熄灭。表42输入输 岀LEBIDCBAabcdefg显不字形XX0XXXX1111111X01XXXX0000000涓隐0110000111111001100010110000011001011011010110011111100101101000110011011

7、010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000涓隐01111010000000涓隐01111100000000涓隐01111110000000涓隐111XXXX锁存锁存在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验 时，只要接ffl+5V电源和将十进制数的BCD码接至译码器的相应输入端A. B、C、D即 可显示09的数字。四位数码管可接受四组BCD码输入。CC4511与LED数码管

8、的连接 如图47所示。图47 CC4511驱动一位LED数码管三. 实验设备与器件r + 5V直流电源2双踪示波器3连续脉冲源4逻辑电平开关5逻辑电平显示器6拨码开关组7.译码显示器874LS138x2CC4511四. 实验容九数据拨码开关的使用。将实验装置上的四组拨码开关的输岀Ai、Bu G、Di分别接至4组显示译码/驱动器 CC4511的对应输入口，LE、所、&接至三个逻辑开关的输岀插口，接上+ 5V显示器的 电源，滋后按功能表6 - 2输入的要求歎动四个数码的增减键（"+ ”与"”键）和操作 与LE、斑、仃对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管

9、显示的对应 数字是否一致，及译码显示是否正常。2.74LS138译码器逻辑功能测试将译码器使能端Si §2 S3及地址端A2、Al、Ao分别接至逻辑电平开关输岀口，八 % *个输岀端EYu依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关,按表41逐项测试74LS1S8的逻辑功能。3. 3/8线译码器组合成一个4线一 16线译码器,并进行实验。五. 实验预习要求九复习有关译码器和分配器的原理。2. 根据实验任务，画岀所需的实验线路及记录表格。六、实验报告:L画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。2对实验结果逬行分析.讨论。实验五数据选择器及其应用一、实验

10、目的X掌握中规模集成数据选择器的逻辑功能及使用方法2 学习用数据选择器构成组合逻辑电路的方法二实验原理数据选择器又叫"多路开关"。数据选择器在地址码（或叫选择控制）电位的控制下， 从几个数据输入中选择一个并将其送到一个公共的输岀端。数据选择器的功能类似一个多掷 开关，如图5 1所示，图中有四路数据Do D通过选择控制信号Ai、Ao （地址码） 从四踣数据中选中某一路数据送至输岀端Q。数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选人8选1. 16选1等类别。数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成 的。1 八选一数据选择器

11、74LS15174LS151为互补输岀的8选1数据选择器,引脚排列如图5 - 2 ,功能如表5 -九选择控制端（地址端）为A?Ao ,按二进制译码，从8个输入数据Do-Dy中，选择 个需要的数据送到输出端Q, §为使能端,低电平有效。图5-1 4选1数据选择器示意图图52 74LS151引脚排列表5-1SAzAiAoQQ1XXX010000DoDo0001DiDi0010D2D20011DsDa0100D<Dj0101d5Ds0110DeD60111D?D71）使能端§二丄时，不论A2Ao状态如何，均无输岀（Q二0, Q “），多路开关被 禁止。2 ）使能端§

12、;二0时，多路开关正常工作，根据地址码A2、Ai、Ao的状态选择Do D7中某一个通道的数据输送到输岀端Q。如：A2AiAo二000 ,则选择Do数据到输出端，即Q二D。如：A2AiAo二001,则选择Di数据到输岀端，即Q二6 ,其余类推。2.双四选一数据选择器74LS153所谓双4选X数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列 如图5 - 3 ,功能如表5 - 2。表52SAiAoQ1XX0000Do001Di010d2011Ds图53 74LS153引脚功能1S.为两个独立的使能端；Ai、Ao为公用的地址输入端：lDo - IDs和2Do2Ds分别为两个4选1数据选择

13、器的数据输入端；Qi、Q2为两个输岀端。I)当使能端事(2S )二丄时，多路开关被禁止，无输出，Q = 0。2 )当使能端IS (2S ) =0时，多路开关正常工作，根据地址码An Ao的状态，将相 应的数据DoDj送到输出端Q。如：AiAo二00则选择Do数据到输岀端，即Q二Do。AiAo二01则选择6数据到输岀端，即Q二Di.,其余类推。数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑 函数等。3. 数据选择器的应用一实现逻辑函数例1 ：用8选1数据选择器74LS151实现函数F = AB + AC + BC采用8选：1数据选择器74LS151可实现任意三输入变

14、量的组合逻辑函数。作岀函数F的功能表，如表53所示，将函数F功能表与8选1数据选择器的功能 表相比较，可知(1)将输入变量C、B、A作为8选1数据选择器的地址码A2、Ai、Ao。(2 )使8选1数据选择器的各数据输入Do-Dy分别与函数F的输出值一一相对应。表53输入输岀CBAF00000011010101111001101111011110即:A2AiAo = CBA #Do = D7 = 0Di = D2 = D3 = D4 = Dg = Dg = 1则8选1数据选择器的输岀Q便实现了函数F = AB + AC + BC接线图如图54所示。图54 用8选1数据选择器实现F = AB + A

15、C + BC显滋，采用具有O个地址端的数据选择实现H变量的逻辑函数时，应将函数的输入变 量加到数据选择器的地址端(A),选择器的数据输入端(D )按次序以函数F输岀值来赋值。例2 ：用8选1.数据选择器74LS151实现函数F = AB + AB(1) 列岀函数F的功能表如表5-4所示。(2) 将A、B加到地址端An Ao,而A2接地，由表54可见，将6、D?接1 及Do、Dm接地，其余数据输入端D4 都接地，则8选1数据选择器的输出Q ,便实现 了函数 F = AB + BA接线图如图5-5所示。表5-4BAF00001110 1110图55 8选1数据选择器实现F = AB + AB的接线

16、图显滋，当函数输入变量数小于数据选择器的地址端（A ）时，应将不用的地址端及不用 的数据输入端（D ）都接地。例3 :用4选1数据选择器74LS153实现函数F = ABC + ABC + ABC + ABC表55输出输 入BCFA0 0 000 0 100 1000 11110 0010 1111011111函数F的功能如表55所示输 入输岀中选数据端ARrE000100Do = 0010101Di 二 C100101d2=c110111d3=i表56函数F有三个输入变量而数据选择器有两个地址端Ai. Ao少于函数输入变量个数，在设计时可任选A接Ai, B接Ao。将函数功能表改画成56形式，

17、可见当将输入变量ARC中B接选择器的地址端Ai. A0/由表56不难看出：Do = 0 # Di 二 D2 二 C, 。3二1则4选1数据选择器的输出，便实现了函数F = SBC + A§C + ABC + ABC接线图如图5 - 6图5 - 6用4选丄数据选择器实现F=ABC+ABC： + ABC + ABC当函数输入变量大于数据选择器地址端（A ）时，可能随着选用函数输入变量作地址的 方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方案。三、实验设备与器件3.逻辑电平显示器4.74LS151.(或 CC4512 ), 74LS153 (或 CC4539 )四、实验容1测试数据选择器74LS151的逻辑功能接图57接线，地址端仏、A】、Ao、数据端D°D7、使能端时妾逻辑开关，输岀 端Q接逻辑电平显示器，按