计算机系统结构实验2报告

1、.计算机系统结构实验报告班级2010 级实验日期2013.3.29实验成绩姓名学号实验名称Cache性能分析实1.加深对 cache 的基本概念，基本组织结构以及基本工作原理的理验解。目2.掌握 cache容量，相关度。块大小对cache性能的影响。的3.掌握降低cache 不命中率的各种方法以及对这些方法对提高、 cache性能的好处。要4.理解 LRU 与随即算法的基本思想以及它们对cache性能的影响。求及器材1.验证性实验实验内容、步骤及结果1.cache 容量对不命中率的影响： cache 容量越大命中率越高 ,增速逐渐降低趋近于 1。2.相联度对不命中率的影响：当 cache 容量

2、一定时，不命中率先是随着相联度增加而减小，但增加一定程度后，不命中率不会降低；当相联度相同，相联度较小时， cache 容量越大不命中率就越低，但相联度达一定程度时，再增大cache 容量就没有意义。3.cache 块大小对不命中率的影响：cache 容量较小时， 块越大不命中率越大；cacher 容量一定（较大） ，块越大不命中率越低，一定程度不变。4.替换算法对不命中率的影响：LUR和随即算法的不命中率随着相联度的增加而减少且随着cache 容量增加而减少；在相联度相同，cache 容量相同时，使用 LUR 替换算法的不命中率比随即算法的不命中率小；当 cache 容量增大到一定程度，相联

3、度达到一定程度时，不命中率不会再降低，且与算法的选择关系不大。2.补充实验Cache 预取的思想是什么：如果cache 不命中，在把包括访问字在内的一块取到 cache 中之后，还要把紧接着的下一块也取到cache 中。在模拟器中，能否设计实验模拟Cache 的预取过程？请设计实验直观展示，并在检查时加以说明：能；块大小 32B，预取地址块号块内地址是否命中命中率000不命中100%404命中66.67%808命中50.0%6420不命中60.0%'.12840不命中71.43%120324命中62.50%13042命中55.56%不预取：地址块号块内地址是否命中000不命中404命中

4、808命中16016命中6420不命中12840不命中120324不命中预取对性能一定有提升。3.思考题（调研内容）Intel酷睿 i7 3610QM： 3层 cache, 一层 128kb, 二层 512kb, 三层 6M （共享） AMD羿龙 II X4 N970 ：2 层 cache,1 层 128kb,2 层2M.都是分离cache 。4.探究性实验块大小统一 cache独立 cache64kb0.89%0.79%128kb0.60%0.53%256kb0.49%0.45%32kb1.42%1.52%16kb2.65%2.65%4kb4.48%4.16%Cache 容量大于 32kb 时，小于 8kb ，独立 cache 不命中率低于统一 cache;Cache 容量大于 8kb 小于 32kb 时，独立 cache 不命中率高于统一 cache.总结：了解了 cache 容量，大小，相联度，替换算法