数字电路课件第五章_清华

1、5.1 概述概述一、概念：用于记忆一、概念：用于记忆1位二进制信号的基本单元位二进制信号的基本单元1. 有两个能自行保持的状态有两个能自行保持的状态2. 根据触发信号可以置成根据触发信号可以置成0或或1 3.在触发信号消失后，能将获得的在触发信号消失后，能将获得的新态新态保存下来。保存下来。二、分类二、分类 1. 按触发方式（电平，脉冲，边沿）按触发方式（电平，脉冲，边沿） 2. 按逻辑功能（按逻辑功能（RS, JK, D, T） 3.按照存储数据的原理不同分为：按照存储数据的原理不同分为：静态触发器静态触发器和动和动态触发器。态触发器。 教学基本要求教学基本要求5.2 SR锁存器一、电路结构

2、与工作原理一、电路结构与工作原理无论初态无论初态Q 为为0或或1，锁存器的次态为为，锁存器的次态为为1态。态。 信号消失信号消失后新的状态将被记忆下来。后新的状态将被记忆下来。RD=0、SD=1置置1次态次态 Q*=10 01 10 01 1无论初态无论初态Q 为为0或或1，锁存器的次态为，锁存器的次态为0态。态。 信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。1 10 01 10 0RD=1 、 SD=0置置0次态次态 Q*=00 00 01 10 00 0RD=0、SD=0状态不变状态不变若初态若初态 Q = 0次态次态 Q*=1次态次态 Q*=0若初态若初态 Q = 1

3、0 00 00 01 11 11 11 10 00 0SD=1 、 RD=1无论初态无论初态Q 为为0或或1，触发器的次态，触发器的次态 Q、Q 都为都为0 。状态不确定状态不确定约束条件约束条件: SR = 0当当SD、RD 同时回到同时回到0时，由于两个时，由于两个与非门的延迟时间无法确定，使得与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。触发器最终稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态，也不是态，也不是1态态功能表功能表逻辑图逻辑图次态次态初态初态2）由或非门构成的基本）由或非门构成的基本RS锁存器功能表锁存器功能表SetReset3） 锁存器和触发器

4、的区别锁存器和触发器的区别 锁存器虽然也能够存储一位二值信号，但其置锁存器虽然也能够存储一位二值信号，但其置1或复或复位（置位（置0）是由输入）是由输入S或或R直接完成的，不需要触发信号的直接完成的，不需要触发信号的触发。触发。SetReset4）工作波形工作波形 S R Q Q 置置 1 置置 0 在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。二、与非门构成二、与非门构成SR锁存器锁存器与非门组成的基本与非门组成的基本RS触发器的特性表触发器的特性表11001110105.3 电平触发触发器电平触发触发器一、同步一、同步SR触发器电路结构触发器电路结构输入控

5、制门输入控制门+基本的基本的SR锁存器锁存器二、同步二、同步SR触发器工作原理触发器工作原理同步同步SR触发器的特性表触发器的特性表带异步置位、复位端的电平触发带异步置位、复位端的电平触发SR触发器触发器异步复位端（低异步复位端（低电平有效）电平有效）三、电平触发方式的动作特点三、电平触发方式的动作特点: 在在 CLK1期间，输入信号的变化都直接改变输期间，输入信号的变化都直接改变输出端出端Q和和Q的状态的状态;CLK=0期间输出状态保持不变。期间输出状态保持不变。不变多次反转降低抗干扰能力多次反转降低抗干扰能力四、四、D触发器触发器(锁存器锁存器)特性方程：特性方程： Q*=DDSDR例：例

6、：5.3.2特性方程：特性方程： Q*=D在一个在一个CLK脉冲内可以脉冲内可以输出信号多次发生反转输出信号多次发生反转5.4 脉冲触发的触发器脉冲触发的触发器一、主从主从SR触发器触发器1、电路结构电路结构提高可靠性，要求每个提高可靠性，要求每个CLK周期输出状态只能改周期输出状态只能改变变1次次2、主从、主从SR触发器工作原理触发器工作原理（1）接收输入信号过程）接收输入信号过程CLK=1期间：主触发器控制门期间：主触发器控制门G7、G8打开，接收输入信号打开，接收输入信号S、R；从触发器控制门；从触发器控制门G3、G4封锁，其状态保持不变。封锁，其状态保持不变。（2）输出信号过程）输出信

7、号过程CLK下降沿到来时，主触发器封锁，从触发器按照主触发下降沿到来时，主触发器封锁，从触发器按照主触发器的相同的状态反转。（将主触发器的状态传送出去）器的相同的状态反转。（将主触发器的状态传送出去）XXXXQ0000001110011011010001101101*1111*QQRSCLK3、主从、主从SR触发器特性表触发器特性表例例5.4.1整个整个clk=1期间输入信期间输入信号的变化决定输出号的变化决定输出整个整个clk=1期间主触发期间主触发器多次反转器多次反转二、主从二、主从JK触发器触发器 1、电路结构、电路结构SRSRSRSRSRSRSRSRSRKQRQJS SRSRSRSRS

8、RSRSRSRSRKQRQJS SRSRSRSRSRSRSRSRSRKQRQJS 2、主从、主从JK触发器工作原理（触发器工作原理（1）J=1 K=0时时，CLK1期间主触发器期间主触发器置置1；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置1，Q*=1。J=0 K=1时时，CLK1期间主触发器期间主触发器置置0；CLK下降沿到达时，从触发器置下降沿到达时，从触发器置0，Q*=0。SRSRSRSRSRSRSRSRSRKQRQJS 2、主从、主从JK触发器工作原理（触发器工作原理（2）J=0 K=0时，触发器保持原来时，触发器保持原来状态不变状态不变，Q*=Q。J=1 K=1时，时，S=

9、Q R=QQ=0，主触发器置，主触发器置1，CLK，Q*=1；Q=1，主触发器置，主触发器置0，CLK，Q*=0。Q*=Q3、JK触发器的特性表触发器的特性表例例5.4.3 具有多具有多输入端的主输入端的主从从JK触发器，触发器，输入端输入端J1和和J2、K1和和K2是与的关系。是与的关系。 在在Q=0Q=0时，主触发器只接受置时，主触发器只接受置1 1信号信号，在在Q=1Q=1时，时，主触发器只接受置主触发器只接受置0信号信号，触发器的状态只能根据，触发器的状态只能根据输入端的信号改变一次的现象称为输入端的信号改变一次的现象称为一次变化现象一次变化现象。 一次变化现象降低了主从一次变化现象降

10、低了主从JKJK触发器的抗干扰能触发器的抗干扰能力。力。一次变化现象：一次变化现象：SRSRSRSRSRSRSRSRSRKQRQJS 例例5.4.301第二个第二个CLK1期间，期间，Q=1,J=0,K=1,主触主触发器被置发器被置0；虽然；虽然CLK下降沿到达时下降沿到达时又回到又回到K=0,但从触但从触发器输出发器输出Q*=0.011第三个第三个CLK=1期间，期间，Q=0，J=K=1,主触发主触发器被置器被置1，虽然，虽然CLK下降沿到达时又回到下降沿到达时又回到J=0,从触发器保持输从触发器保持输出出Q*=1。01 主从主从JKJK触发器在使用时要求触发器在使用时要求J J、K K信号

11、在信号在CLKCLK上升上升沿前加入，沿前加入，CLK=1CLK=1期间保持不变，期间保持不变，CLKCLK下降沿时触下降沿时触发器状态发生改变。发器状态发生改变。脉冲触发方式的动作特点脉冲触发方式的动作特点:（1）触发器翻转分）触发器翻转分两步动作两步动作：第一步，在：第一步，在 CLK1期间主触发器接收输入端信号，被置成相应期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，的状态，从触发器不变；第二步，CLK下降沿到下降沿到来时从触发器按照主触发器的状态翻转，输出端来时从触发器按照主触发器的状态翻转，输出端Q和和Q的状态改变发生在的状态改变发生在CLK下降沿。下降沿。（2

12、）在）在CLK=1的全部时间里输入信号都将对主的全部时间里输入信号都将对主触发器起控制作用。触发器起控制作用。整个整个CLK=1期间输入信号的期间输入信号的变化决定输出。变化决定输出。4、集成主从、集成主从JK触发器触发器321KKKK 321JJJJ 低电平有效低电平有效CP下降沿触发三、边沿触发的触发器三、边沿触发的触发器 1.用两个电平触发用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器逻辑符号逻辑符号带异步置位带异步置位 、复位端的、复位端的CMOS边沿触发边沿触发D触发器触发器上升沿触发上升沿触发异步置位端（高异步置位端（高电平有效）电平有效）异步复位端（高异步复位端（高

13、电平有效）电平有效）2.维持阻塞边沿触发器维持阻塞边沿触发器多输入端多输入端上升沿触发上升沿触发低电平有效低电平有效3.利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器下降沿触发下降沿触发特性表特性表边沿触发器动作特点边沿触发器动作特点: 触发器的次态仅仅取决于时钟信号的上触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器在这以前或以后，输入信号的变化对触发器输出的状态没有影响。输出的状态没有影响。 边沿触发器有效地提高了触发器的边沿触发器有效地提高了触发器的抗干扰能力抗干扰能力，因而也提

14、高了电路的工作因而也提高了电路的工作可靠性可靠性。集成边沿集成边沿D触发器触发器：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发集成边沿集成边沿JK触发器触发器74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。例例5.5.1已知已知D和和CP的波的波形，试画出形，试画出Q的的波形。设触发器波形。设触发器初始状态为初始状态为0。课堂练习课堂练习 题目题目:时钟时钟CP及输入信号及输入信号D 的波形如图所示的波形如图所示,试画试画 出各触发器输出端出各触发器输出端Q的波形的波形,设各输出端设各输出端Q的的 初始状态为初始状态为0.D

15、QDCPQ1Q2DQDCPCPDQ1DQDCPQ1Q2DQDCPCPDQ25.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法按按逻逻辑辑功功能能可可分分为为SR触发器触发器T和和T触发器触发器JK触发器触发器D触发器触发器一、触发器按逻辑功能的分类一、触发器按逻辑功能的分类 SR触发器触发器1. 特性表特性表2.特性方程特性方程3.状态转换状态转换图图01S=1 R=0S=0 R=1S=0 R=S= R=0(约束条件) 0*SRQRSQRS触发器的特性方程为 JK触发器触发器1. 特性表特性表2.特性方程特性方程3.状态转换状态转换图图01J=1 K=J= K=1J=0 K=J=

16、 K=0QKQJQ*JK触发器的特性方程为 T触发器触发器1. 特性表特性表2.特性方程特性方程QTQTQ*3.状态转换状态转换图图01T=1 T=1T=0 T=0当当T=1时，称为时，称为T触发器。触发器。QQ* D触发器触发器1. 特性表特性表2.特性方程特性方程DQ *3.状态转换状态转换图图01D=1 D=0D=0 D=1例例1：时钟时钟CLK波形如图所示波形如图所示,试画出各触发器试画出各触发器输出端输出端Q的波形的波形,设设Q的初始状态为的初始状态为0.1111KQJ2QD)(11111*1CLKQQKQJQ)(2*2CLKQDQ CLKQ1 Q2)(11111*1CLKQQKQJ

17、Q)(2*2CLKQDQ例例2：时钟时钟CP波形如图所示波形如图所示,试画出各触发器试画出各触发器Q端的端的波形波形,设各输出端设各输出端Q的初始状态的初始状态Q=0 。2QJK=1CP1QD CP CPQ1 Q2)(1211*1CPQQQKQJQ)(1*2CPQQ 二、不同逻辑功能触发器之间的相互转换 利用已有触发器和待求触发器的特性方程利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。发器的驱动方程。关键：关键：找出被转换触发器的激励条件。找出被转换触发器的激励条件。转换步骤转换步骤：（1）写出已有触发器和待求触

18、发器的特性方程。）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。）根据转换逻辑画出逻辑电路图。JK触发器触发器RS触发器触发器0*RSQRSQQRQSRSQSQRQRQSRRSQQRQSQRSQQSQRQQSQRSQ)()(*RS触发器特性方程触发器特性方程变换变换RS触发器的特性方程，使之形式与触发器的特性方程，使之形式与JK触发触发器的特性方程一致：器的特性方程一致：RKSJQKQJQ*QRQSQ*比较，得：电路图电路图T