计算机组成原理---练习

1、1 1磁盘组有片磁盘，每片有两个记录面，最上最磁盘组有片磁盘，每片有两个记录面，最上最下两个面不用。存储区域内直径下两个面不用。存储区域内直径0cm0cm，外直，外直径径0cm0cm，道密度为道，道密度为道cmcm，内层位密度，内层位密度2 2位位cmcm，转速，转速7 27 2转分。问：转分。问：（）共有多少柱面？（）共有多少柱面？（）组总存储容量是多少？（）组总存储容量是多少？（3 3）数据传输率是多少？）数据传输率是多少？（4 4）采用定长数据块记录格式，直接寻址的最小单）采用定长数据块记录格式，直接寻址的最小单位是什么？寻址命令中如何表示磁盘地址？位是什么？寻址命令中如何表示磁盘地址？

2、（5 5）如果某文件长度超过一个磁道的容量，应将它）如果某文件长度超过一个磁道的容量，应将它记录在同一个存储面上，还是记录在同一个柱记录在同一个存储面上，还是记录在同一个柱面上？面上？1解：解： （1） 有效存储区域有效存储区域= 16.5 11 = 5.5（cm） 因为道密度因为道密度= 40道道/cm，所以，所以405.5 = 220道，即道，即220T圆柱面圆柱面（2） 内层磁道周长为内层磁道周长为2R = 23.1411 = 69.08（cm）每道信息量每道信息量 = 400位位/cm69.08cm = 27632位位 = 3454 B每面信息量每面信息量 = 3454B220 = 7

3、59880 B磁盘总容量磁盘总容量 = 759880B10 = 7598800 B（3） 磁盘数据传输率磁盘数据传输率Dr = rN , N为每条磁道容量，为每条磁道容量，N=3454Br为磁盘转速，为磁盘转速，r=2400转转/60秒秒 = 40转转/秒秒 Dr = rN = 403454B = 13816 B/S（4） 采用定长数据块格式，直接寻址的最小单位是一个记录块（一个采用定长数据块格式，直接寻址的最小单位是一个记录块（一个扇区），每个记录块记录固定字节数目的信息，在定长记录的数据块扇区），每个记录块记录固定字节数目的信息，在定长记录的数据块中，活动头磁盘组的编址方式可用如下格式：中

4、，活动头磁盘组的编址方式可用如下格式：16 15 14 8 7 4 3 0 台台 号号 柱面（磁道）号柱面（磁道）号 盘面（磁头）号盘面（磁头）号 扇区号扇区号此地址格式表示有此地址格式表示有4台磁盘，每台有台磁盘，每台有16个记录面，每面有个记录面，每面有256个磁道，每个磁道，每道有道有16个扇区。个扇区。 （5）如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面）如果某文件长度超过一个磁道的容量，应将它记录在同一个柱面上，因为不需要重新找道，数据读上，因为不需要重新找道，数据读/写速度快。写速度快。 一全相联的一全相联的cache有有16块，每块块，每块8个字，主存容量个字，主存容

5、量为为216个字，个字，cache开始为空。开始为空。cache存取时间为存取时间为40ns；主存与主存与cache间间传送传送8个字需个字需1us。（1）、计算）、计算 cache地址中标记域和块内地址域的大地址中标记域和块内地址域的大小。小。（2）、一程序首先访问主存单元）、一程序首先访问主存单元20，21，45，然后重复访问主存单元然后重复访问主存单元 28、29、45 四次。四次。（假设没有命中（假设没有命中 cache时，将主存对应块一次全时，将主存对应块一次全部读入填入部读入填入cache槽中）计算槽中）计算cache的命中率。的命中率。 （3）、计算上述程序总的存取时间。）、计算

6、上述程序总的存取时间。 （1） cache地址中标记域为地址中标记域为13位，块内位，块内地址域为地址域为3位。位。 （2） 程序访存次数为：程序访存次数为： (45-19)+(45-27)*4 = 198 , 访问不命中的次数为：访问不命中的次数为：4 (20, 24,32,40) cache的命中率为：的命中率为： （198-4）/198 = 98% （3）、计算上述程序总的存取时间。）、计算上述程序总的存取时间。 总的存取时间为：总的存取时间为： 40nS*198 + 4*1uS = 11920nSX补=0.100010 y补=0.110 -y补=1.010 （7/32）10=(0.00

7、111)2=1.01 2-3 指数指数e=-3于是于是x =(-1)s(1.m) 2e e=E-127符号位符号位S=0阶码阶码E=-3+127=124=（01111100）2尾数尾数M=110000000000000000000最后得到最后得到32位漂浮点数的二进制存储格式为：位漂浮点数的二进制存储格式为：0 01111100 1100000000000000000007.下图所示为双总线结构机器的数据通路，下图所示为双总线结构机器的数据通路，IR为指令寄存器，为指令寄存器，PC为程序计数器（具有自增功为程序计数器（具有自增功能），能），M为主存（受为主存（受R/W信号控制），信号控制），A

8、R为主为主存地址寄存器，存地址寄存器，DR为数据缓冲寄存器。为数据缓冲寄存器。ALU由由加减控制信号决定完成何种操作。控制信号加减控制信号决定完成何种操作。控制信号G控控制的是一个门电路。另外，线上标注有控制信制的是一个门电路。另外，线上标注有控制信号，例如号，例如Yi表示表示Y寄存器的输入控制信号，寄存器的输入控制信号，R10表示寄存器表示寄存器R1的输出控制信号。未标注的线为的输出控制信号。未标注的线为直通线，不受控制。直通线，不受控制。现有现有“ADD R2, R0”指令完成指令完成(R0) + (R2) R0的功能操作。请画出该指的功能操作。请画出该指令的指令周期流程图，并列出相应的微

9、程序控令的指令周期流程图，并列出相应的微程序控制信号序列。假设该指令的地址已放入制信号序列。假设该指令的地址已放入PC中。中。ARiIRiYiXiR0i7.解：解：ADD指令是加法指指令是加法指令，参与运算的二数放在令，参与运算的二数放在R0和和R2中，相加结果放中，相加结果放在在R0中。指令周期流程中。指令周期流程图如图包括取指令阶段和图如图包括取指令阶段和执行指令阶段两部分。每执行指令阶段两部分。每一方框表示一个一方框表示一个CPU周期。周期。其中框内表示数据传送路其中框内表示数据传送路径，框外列出微操作控制径，框外列出微操作控制信号。信号。2.用用1K*8位的位的DRAM芯片和芯片和1K

10、*4位的位的ROM芯芯片构成片构成4K*8位位的存储器，要求低的存储器，要求低1K地址是地址是只读只读，其余可，其余可读写读写3.某机采用微程序控制方式，微指令字长某机采用微程序控制方式，微指令字长24位，采用水平位，采用水平型编码控制的微指令格式，采用地址指定方式，共有微型编码控制的微指令格式，采用地址指定方式，共有微指令指令30条，构成条，构成4个互斥组，各包含个互斥组，各包含5个，个，8个个，14个和个和3个个微命令微命令，外部条件共，外部条件共3个，个，控制字段控制字段和和测试字段测试字段都用都用编码表示法编码表示法。问：。问：CM容量，微指令各部分位数。容量，微指令各部分位数。 57

11、2 2直接控制编码（不译码法，直接表示法）直接控制编码（不译码法，直接表示法）例例. . 某微指令某微指令微命令按位给出。微命令按位给出。不需译码，产生微命令的速度快；不需译码，产生微命令的速度快；信息的表示效率低。信息的表示效率低。 C C0 0 R W R W1 1 11 1 1C C0=0=0 0 进位初值为进位初值为0 01 1 进位初值为进位初值为1 1R R= =0 0 不读不读1 1 读读概念：概念：1.相斥性微命令相斥性微命令2.相溶性微命令相溶性微命令把把相斥性相斥性微命令组合在微命令组合在同一同一字段中，而把相溶性微命令组字段中，而把相溶性微命令组合在不同字段，每个字段合在

12、不同字段，每个字段独立独立编码，每种编码代表一个微编码，每种编码代表一个微命令，各字段编码单独定义，与其它字段无关。命令，各字段编码单独定义，与其它字段无关。2 2分段直接编译法（编码表示法）分段直接编译法（编码表示法）操作唯一；操作唯一；加法器加法器A A输入端的控制命令放输入端的控制命令放AIAI字段，字段，B B输入端的控制命令输入端的控制命令放放BIBI字段。字段。 加法器加法器 A BR、CD、ER、CD、F000 000 不发命令不发命令010 C A010 C A100 E A100 E A001 R A001 R A011 D A011 D ACDAI BIAI BI3 301

13、0 C A010 C A000 000 不发命令不发命令010 C B010 C B100 F B100 F B001 R B001 R B011 D B011 D B011 D B011 D BAIAI：BIBI： 一条一条微指令微指令能同时能同时提供若干提供若干微命令微命令，便于组织各种操作。，便于组织各种操作。 编码较简单；编码较简单；3 3分段间接编译法（混合表示法）分段间接编译法（混合表示法）例例. . 微命令由本字段微命令由本字段编码编码和其他字段和其他字段解释解释共同给共同给出。出。C C = C A C A 1) 1) 设置解释位或解释字段设置解释位或解释字段解释位解释位1 1

14、 A A为某类命令为某类命令0 0 A A为常数为常数2) 2) 分类编译分类编译按功能类型将微指令分类，分别安排各类微按功能类型将微指令分类，分别安排各类微指令格式和字段编码，并设置指令格式和字段编码，并设置区分标志区分标志。 3.水平型微指令格式：水平型微指令格式：控制字段控制字段：30条，构成条，构成4个个互斥组互斥组，各包含，各包含5个，个，8个个，14个和个和3个个微命令，微命令，各组长度为：各组长度为：3，4，4，2位，位，外部条件有外部条件有3个，所以个，所以判别测试字段需要2位。下址字段：剩下9位，故CM=29=512*24位=12288 bit格式为：控制字段 判别测试字段下

15、址字段3bit4bit4bit2bit2bit9bit控制字段控制字段测试字段测试字段 下址字段下址字段 43.某计算机的某计算机的CPU主频为主频为500MHz，CPI为为5（即执（即执行每条指令平均需行每条指令平均需5个时钟周期）。假定某外设的个时钟周期）。假定某外设的数据传输率为数据传输率为0.5MB/s，采用中断方式与主机进行，采用中断方式与主机进行数据传送，以数据传送，以32位位为传输单位，对应的中断服务程为传输单位，对应的中断服务程序包含序包含18条指令，中断服务的其他开销相当于条指令，中断服务的其他开销相当于2条条指令的执行时间。请回答下列问题，要求给出计算指令的执行时间。请回答

16、下列问题，要求给出计算过程。过程。 1） 在中断方式下，在中断方式下，CPU用于该外设用于该外设I/O的时间占整的时间占整个个CPU时间的百分比是多少？时间的百分比是多少？ 2） 当该外设的数据传输率达到当该外设的数据传输率达到5MB/s时，改用时，改用DMA方式传送数据。假定每次方式传送数据。假定每次DMA传送块大小为传送块大小为 5000B，且，且DMA预处理和后处理的预处理和后处理的总开销总开销为为500个个时钟周期，则时钟周期，则CPU用于该外设用于该外设I/O的时间占整个的时间占整个CPU时间的百分比是多少？（假设时间的百分比是多少？（假设DMA与与CPU之之间没有访存冲突）间没有访存冲突） (1) 按题意，外设每秒传送按题意，外设每秒传送0.5MB，中断时每次传，中断时每次传送送4B。中断方式下，。中断方式下，CPU每次用于数据传送的时钟每次用于数据传送的时钟周期为：周期为：5*18+5*2=100. 为达到外设为达到外设0.5MB/s的数据传输率，外设每秒申请的数据传输率，外设每秒申请的中断的中断次数次数为：为：0.5MB/4B=125 000。 1秒钟内秒钟内用于中断的用于中断的开销开销：100*125 000=12 500 000=12.5M个时钟周期。个时钟周期。 CPU用于外设用于外设I/O的时间占整个的时间占整个