脉冲序列发生器设计

1、通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。（1）设计方案 周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL构成，也可以由CPLDFPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如（1）图所示。图（1）脉冲序列发生器原理框图（2）参考设计 脉冲序列发生器需要一个时钟信号，可采用由TTL非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图（2）所示。主电路部分如图（3）所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。4.实

2、验内容 按照实验要求设计电路，确定元器件型号和参数；用Multisim进行仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进行分析，得出实验结论；写出收获和体会。图（2）时钟信号产生电路图（3）主电路图多谢振荡器介绍多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开始多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。图6.4.1 对称式多谐振荡器电路对称式多谐振荡器是一个正反馈振荡电路图6.4.1，。和是两个反相器，和是两个耦合

3、电容，和是两个反馈电阻。只要恰当地选取反馈电阻的阻值，就可以使反相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压和均为0。假设某种扰动使有微小的正跳变，那么经过一个正反馈过程，迅速跳变为，迅速跳变为，迅速跳变为，迅速跳变为，电路进入第一个暂稳态。电容和开始充电。的充电电流方向与参考方向相同，正向增加； 的充电电流方向与参考方向相反，负向增加。随着的正向增加，从逐渐上升；随着的负向增加，从逐渐下降。因为经和两条支路充电而经一条支路充电，所以充电速度较快，上升到时还没有下降到。上升到使跳变为。理论上，向下跳变，也将向下跳变。考虑到输入端钳位二极管的影响，最多跳变到。下降到使跳变为

4、，这又使从向上跳变，即变成，电路进入第二个暂稳态。经一条支路反向充电（实际上先放电再反向充电），逐渐下降。经和两条支路反向充电（实际上先放电再反向充电），逐渐上升。的上升速度大于的下降速度。当上升到时，电路又进入第一个暂稳态。 此后，电路将在两个暂稳态之间循环。非对称式多谐振荡器是对称式多谐振荡器的简化形式图6.4.6。这个电路只有一个反馈电阻和一个耦合电容。反馈电阻使的静态工作点位于电压传输特性的转折区，就是说，静态时，的输入电平约等于，的输出电平也约等于。因为的输出就是的输入，所以静态时也被迫工作在电压传输特性的转折区。图6.4.6 非对称是多环形振荡器图6.4.10不是正反馈电路，而是一

5、个具有延迟环节的负反馈电路。图6.4.10 最简单的环形振荡器图6.4.19 石英晶体多谐振荡器石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器图6.4.19。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为的矩形波。根据傅里叶分析理论，频率为的矩形波可以分解成无穷多个正弦波分量，正弦波分量的频率为（），如果石英晶体的串联谐振频率为，那么只有频率为的正弦波分量可以通过石英晶体（第个正弦波分量，），形成正反馈，而其它正弦波分量无法通过石英晶体。频率为的正弦波分量被反相器转换成频率为矩形波。因为石英晶体多谐振荡器的振荡频率仅仅取决于

6、石英晶体本身的参数，所以对石英晶体以外的电路元件要求不高。计数器的介绍在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。计数器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，从小型数字仪表到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法（可逆 ）计数器。 1集成二进制计数器是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清

7、零、同步并行置数 、保持等功能。的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。图1 74LSl61的逻辑电路图和引脚图 （1）异步清零功能 当CR0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。 （2）同步并行预置数功能 在CR1的条件下，当LD0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。 （3）保持功能 在CR=LD

8、1的条件下，当TP0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数） 。 （4）同步二进制计数功能 当CRLDPT1时，处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。（5）进位输出C当计数控制端T1，且触发器全为1时，进位输出为1，否则为零。若输入计数器的CP脉冲频率为f，则从Qo端输出脉冲频率为f/2，通常也称Qo端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP的4分频信号，Q4端输出信号是输人计数脉冲CP的16分频 信号。N进制计数器可实现n分频。（6）74LS161应用集

9、成四位二进制同步计数器74LS161是功能较完善的计数器，用它可组成任意进制的计数器，组成方法有两种，一种叫反馈归零法，也叫复位法，另一种叫置位发。本设计中所用的是第一种方法：复位法。74LS161的时序图表1 的功能表清零预置使能时钟预置数据输入输出工作模式RDLDEPETCPD3D2D1D0Q3Q2Q1Q001111×0111× ×× ×0 ×× 01 1×××× × × ×d3d2d1d0× × × ×

10、5; × × ×× × × ×0 0 0 0d3d2d1d0保 持保 持计 数异步清零同步置数数据保持数据保持加法计数表2 进制同步加法计数器的状态表数据选择器介绍 74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0D7 个数据源，具有两个互补输出端，同相输出端和反相输出端。其逻辑图和引脚图分别如下所示： 可以把数据选择器的使能端作为地址选择输入 ，将两片74LS151连接成一个16选的数据选择器，其连接方式如下图所示。16选16选的数据选择器的地址选择输入有为位，其最高位与一个选数据选择器的使能端连接，经过一反相器反相后与零一另一个数据选择器的使能端连接。低位地址选择输入端CBA由两片74LS151的地址选择输入端相对应连接而成 74LS151真值表输入ST A2 A1 A0输出Y 1 × × ×0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10D0D1D2D3D4D5D6D72.