逻辑组和电路

1、20.1 20.1 脉冲信号脉冲信号20.220.2 晶体管的开关作用晶体管的开关作用20.3 20.3 分立元件门电路分立元件门电路20.4 TTL20.4 TTL门电路门电路20.6 20.6 逻辑代数逻辑代数20.7 20.7 组合逻辑电路的分析和综合组合逻辑电路的分析和综合 20.8 20.8 加法器加法器 20.9 20.9 编码器编码器 20.10 20.10 译码器和数字显示译码器和数字显示 第第20章章 门电路和组合逻辑电路门电路和组合逻辑电路20.1 20.1 脉冲信号脉冲信号5V(V)0t(ms)102030 4050数字信号在电路中常表现为突变的电压或电流。数字信号在电路

2、中常表现为突变的电压或电流。 一、模拟信号与数字信号一、模拟信号与数字信号模拟信号模拟信号时间连续数值也连续的信号。如速度、压时间连续数值也连续的信号。如速度、压力、温度等。力、温度等。数字信号数字信号在时间上和数值上均是离散的。如电子表在时间上和数值上均是离散的。如电子表的秒信号，生产线上记录零件个数的记数信号等。的秒信号，生产线上记录零件个数的记数信号等。 有两种逻辑体制：有两种逻辑体制： 正逻辑体制正逻辑体制规定：高电平为逻辑规定：高电平为逻辑1，低电平为逻辑，低电平为逻辑0。 负逻辑体制负逻辑体制规定：低电平为逻辑规定：低电平为逻辑1，高电平为逻辑，高电平为逻辑0。 下图为采用正逻辑体

3、制所表的示逻辑信号：下图为采用正逻辑体制所表的示逻辑信号：二、正逻辑与负逻辑二、正逻辑与负逻辑 数字信号是一种二值信号，用两个电平（高电平和低电数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑平）分别来表示两个逻辑值（逻辑1和逻辑和逻辑0）。）。 逻辑逻辑0 逻辑逻辑0 逻辑逻辑0 逻辑逻辑1 逻辑逻辑1 三、数字信号的主要参数三、数字信号的主要参数 一个理想的周期性数字信号，可用以下几个参数来描绘：一个理想的周期性数字信号，可用以下几个参数来描绘： Vm信号幅度。信号幅度。 T信号的重复周期。信号的重复周期。 tW脉冲宽度。脉冲宽度。 q占空比。其定义为：占空比

4、。其定义为： f f脉冲频率，脉冲频率，f f1/T1/T %100(%)WTtq5V(V)0t(ms)twTVm 20.2 晶体管的开关作用晶体管的开关作用+V+-T123BiRebiVCCRICbCcCEVVCiCSB1I0.7VB5C/RCIB2BIB3D=0IIBI=IBSCCEVCEAvICCB4一、门电路的基本逻辑概念一、门电路的基本逻辑概念设：开关闭合设：开关闭合= =“1 1” 开关不闭合开关不闭合= =“0 0” 灯亮，灯亮，L=1L=1 灯不亮，灯不亮，L=0L=0 与逻辑与逻辑只有当决定一件事情的条件全部具备之后，这件事情才会只有当决定一件事情的条件全部具备之后，这件事情

5、才会发生。发生。1 1与运算与运算BAL与逻辑表达式：与逻辑表达式：AB灯灯L不闭合不闭合不闭合不闭合闭合闭合闭合闭合不闭合不闭合闭合闭合不闭合不闭合闭合闭合不亮不亮不亮不亮不亮不亮亮亮0101BLA0011输输 入入0001输出输出 与逻辑真值表与逻辑真值表VBLAA&L=ABB20.3 分立元件门电路分立元件门电路或逻辑表达式：或逻辑表达式： LA+B 或逻辑或逻辑当决定一件事情的几个条件中，只要有一个或一个以当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就发生。上条件具备，这件事情就发生。AB灯灯L不闭合不闭合不闭合不闭合闭合闭合闭合闭合不闭合不闭合闭合闭合不

6、闭合不闭合闭合闭合不亮不亮亮亮亮亮亮亮0101BLA0011输输 入入0111输出输出 或逻辑真值表或逻辑真值表LBVAL=A+BA1B2或运算或运算 非逻辑非逻辑某事情发生与否，仅取决于一个条件，而且是对该某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。发生。A灯灯L闭合闭合不闭合不闭合不亮不亮亮亮LA0110非逻辑真值表非逻辑真值表ALRVL=A1A非逻辑表达式：非逻辑表达式： LA3非运算非运算4 4异或异或0101BLA0011输输 入入0110输出输出 “异或异或”真值表真值

7、表BAL异或的逻辑表达式为：异或的逻辑表达式为：BAL=A=1+ B异或是一种异或是一种二变量二变量逻辑运算，逻辑运算，当两当两个变量取值相同时，逻辑函数值为个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数当两个变量取值不同时，逻辑函数值为值为1。5. 其他常用逻辑运算其他常用逻辑运算 2 2或非或非 由或运算和由或运算和非运算组合而成。非运算组合而成。 1 1与非与非 由与由与运算运算 和非运算组合和非运算组合而成。而成。0101BLA0011输输 入入1110输出输出 “与与非非”真值真值表表0101BLA0011输输 入入1000输出输出 “或或非非”真值真值表表&

8、;ABL=ABABL=A+B1B+VALDD3kR（+5V）CC12&L=ABBA输输 入入输出输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011输输 入入0001输出输出 与逻辑真值表与逻辑真值表二、二极管与门电路二、二极管与门电路三、三、 二极管二极管“或或”门电路门电路输输 入入输出输出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5VLABDD3k21R1L=A+BAB0101BLA0011输输 入入0111输出输出 或逻辑真值表或逻辑真值表四、三极管四、三极管“非非”门电路门电路输输 入入输输

9、出出VA（V）VL（V）0V5V5V0VLA01输输 入入10输输 出出非逻辑真值表非逻辑真值表+VALT123（+5V）bCRCCRA1AL=A1L=ACBAL五、三输入五、三输入“与非门与非门”组合电路组合电路工作原理：工作原理： （1）当）当A、B、C全接为高电平全接为高电平 5V时，二极管时，二极管D1D3都截止，而都截止，而D4、D5和和T导通，且导通，且T为为饱和饱和导通导通， VL=0.3V=0.3V，即输出低电平。，即输出低电平。（2）A、B、C中只要有一个为低电平中只要有一个为低电平0.3V时，则时，则VP1V，从而使，从而使D4、D5和和T都截止，都截止，VL=VCC=5V

10、，即输出高电平。，即输出高电平。所以该电路满足与非逻辑关系，即：所以该电路满足与非逻辑关系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1（b）&ABCL20.4 20.4 TTL门电路门电路一、TTL与非门的基本结构及工作原理与非门的基本结构及工作原理1TTL与非门的基本结构与非门的基本结构+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1C+VBA（+5V）NNNNPPPPCCRb1+V13b1（+5V）T1CRBACCTTL与非门的基本结构与非门的基本结构+VV12312312313DTRC输入级输出级中间级

11、T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（ +5V）e24k130&ABCL（1 1）三态输出门的结构及工作原理。）三态输出门的结构及工作原理。当当EN=0=0时，时，G输出为输出为1 1，D1 1截止，相当于一个正常的二输入端与非门，截止，相当于一个正常的二输入端与非门，称为正常工作状态。称为正常工作状态。当当EN=1时，时，G输出为输出为0，T4、T3都截止。这时从输出端都截止。这时从输出端L看进去，呈现看进去，呈现高阻，称为高阻态，或禁止态。高阻，称为高阻态，或禁止态。三态门三态门L+V123123D13D123e2Vc2Bc4RRc2TAG141ENC

12、CTTRRT13b1p2L&BENABENA&L去掉非门去掉非门G G，则，则EN=1时，为工时，为工作状态，作状态， EN=0时，为高阻态。时，为高阻态。三态门在计算机总线结构中有着广泛的应用。三态门在计算机总线结构中有着广泛的应用。（a）组成单向总线）组成单向总线实现信号的分时单向传送。实现信号的分时单向传送。（b）组成双向总线，）组成双向总线，实现信号的分时双向传送。实现信号的分时双向传送。（2 2）三态门的应用）三态门的应用AEN&BAEN&BAEN&BENENEN111222333总线G1G2G32DIEN/D1D1总线I1OENGENGDO一

13、、逻辑代数的基本公式一、逻辑代数的基本公式吸收律吸收律反演律反演律分配律分配律结合律结合律交换律交换律重叠律重叠律互补律互补律公公 式式 101律律对合律对合律名名 称称 公公 式式 2基基 本本 公公 式式AA100AAA011A0AA1 AAAAAAAAABBAABBACABBCA)()(CBACBA)()(ACABCBA)()()(CABABCABAABBABAABAA)(AABAABBAA )(BABAAAA 20.6 逻辑代数逻辑代数20.6 .1 逻辑代数运算法则逻辑代数运算法则20.6.2 20.6.2 逻辑函数的表示方法逻辑函数的表示方法解：解：第一步：设置自变量和因变量。第一

14、步：设置自变量和因变量。 第二步：状态赋值。第二步：状态赋值。 对于自变量对于自变量A、B、C设：设： 同意为逻辑同意为逻辑“1”， 不同意为逻辑不同意为逻辑“0”。 对于因变量对于因变量L设：设： 事情通过为逻辑事情通过为逻辑“1”， 没通过为逻辑没通过为逻辑“0”。一、逻辑状态表（真值表）一、逻辑状态表（真值表）例例1.6.11.6.1 三个人表决一件事情，结果按三个人表决一件事情，结果按“少数服从多数少数服从多数”的原则决的原则决定，试建立该逻辑函数。定，试建立该逻辑函数。第三步：根据题义及上述规定第三步：根据题义及上述规定 列出函数的逻辑状态表表。列出函数的逻辑状态表表。0 0 00

15、0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表决电路逻辑状三人表决电路逻辑状态表表态表表逻辑状态表逻辑状态表转换成逻辑式：转换成逻辑式：（1 1）将状态表中各个结果为）将状态表中各个结果为“1” 1”项相或项相或（2 2）每项中自变量为）每项中自变量为“0”0”的，取其反变的，取其反变量，自变量为量，自变量为“1” 1”的取其原变量。的取其原变量。二、逻辑式（逻辑函数）二、逻辑式（逻辑函数）ABCCABCBABCAL 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表决电路

16、真值表三人表决电路真值表函数表达式转换成真值表。函数表达式转换成真值表。真值表真值表0 00 11 01 1A B 1001 L例例1.6.2 1.6.2 列出下列函数的真值表：列出下列函数的真值表：LABAB解：解：该函数有两个变量，有该函数有两个变量，有4种取值的种取值的可能组合，将他们按顺序排列起来即可能组合，将他们按顺序排列起来即得真值表。得真值表。 a、 最小项的定义与性质最小项的定义与性质 最小项最小项n个变量的逻辑函数中，包含全部变量的乘积项称为个变量的逻辑函数中，包含全部变量的乘积项称为最小最小项项。n变量逻辑函数的全部最小项共有变量逻辑函数的全部最小项共有2n个。个。 A B

17、 C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1变变 量量 取取 值值最最 小小 项项m0m1m2m3m4m5m6m7编编 号号CBA CBA C BABCA CBA CBA CABABC 三变量函数的最小项三变量函数的最小项最小项最小项b、逻辑函数的最小项表达式、逻辑函数的最小项表达式 解：解：)()(BBCACCABCAABCBAL ),(CBABCACABABC CBAABAB 解：解：CBAABABF CBABCACABABCCBABCACCAB )( 任何一个逻辑函数表达式都可以转换为一组最小项之和，任何一个逻辑函数表达式都可以转换为一组最小项之和

18、，称为称为最小项表达式最小项表达式。例例1：将函数将函数 转换成最小项表达式。转换成最小项表达式。CAABCBAL ),( 例例2： 将函数将函数 转换成最小项表达式。转换成最小项表达式。CBAABABF CBABCAABCBABAAB )( 三逻辑图三逻辑图由逻辑符号及它们之间的连线而构成的图形。由逻辑符号及它们之间的连线而构成的图形。 例例1.6.4 1.6.4 写出如图所示逻写出如图所示逻辑图的函数表达式。辑图的函数表达式。由函数表达式可以画出逻辑图。由函数表达式可以画出逻辑图。解：解：可用两个非门、两个与门和一可用两个非门、两个与门和一个或门组成。个或门组成。由逻辑图也可以写出表达式。

19、由逻辑图也可以写出表达式。ACBCABL 解：解：&CBA&L1&L1AB11例例1.6.31.6.3 画出函数画出函数 的逻辑图：的逻辑图： LABAB20.6.3 逻辑函数的化简1 1应用逻辑代数式的常见形式应用逻辑代数式的常见形式一个逻辑函数的表达式不是唯一的，可以有多种形式，并一个逻辑函数的表达式不是唯一的，可以有多种形式，并且能互相转换。且能互相转换。例如：例如：BCBAACL与与或表达式或表达式)(CABA 或或与表达式与表达式CABA与非表达式与非表达式CABA 或非表达式或非表达式其中，与其中，与或表达式是逻辑函数的最基本表达形式。或表达式是逻辑函数的最

20、基本表达形式。2 2逻辑函数的最简逻辑函数的最简“与与或表达式或表达式” 的标准的标准 3 3用代数法化简逻辑函数用代数法化简逻辑函数BAAB （1）并项法：）并项法：运用公式运用公式 将两项合并为一项，消去一个变量。将两项合并为一项，消去一个变量。1 AA)()(CBCBACBBCAL 例：例：CBACABCBAABC )()(CCBACCAB ABBA )(（1 1）与项最少，即表达式中）与项最少，即表达式中“+ +”号最少。号最少。（2 2）每个与项中的变量数最少，即表达式中）每个与项中的变量数最少，即表达式中“ ”号最少。号最少。（4）配项法：）配项法： （2）吸收法：）吸收法：（3）

21、消去法：）消去法：运用吸收律运用吸收律 A+AB=A，消去多余的与项。，消去多余的与项。)(DECBABAL 例：例：EBABAL 例：例：BA 运用吸收律运用吸收律 消去多余因子。消去多余因子。BABAA EBBA EBA 先通过乘以先通过乘以 或加上或加上 ， 增加必要的乘积项，增加必要的乘积项，再用以上方法化简。再用以上方法化简。)(AA )(AABCDCAABL 例：例：)(AABCDCAAB BCDAABCDCAAB CAAB 在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函在化简逻辑函数时，要灵活运用上述方法，才能将逻辑函数化为最简数化为最简。例例3.1.6 化简逻辑函数：化简逻

22、辑函数： EFBEFBABDCAABDAADL 解：解：EFBEFBABDCAABAL （利用（利用 ）1 AAEFBBDCAA （利用（利用A+AB=A）EFBBDCA （利用（利用 ）BABAA 例例3.1.7 化简逻辑函数：化简逻辑函数： )(GFADEBDDBBCCBCAABL 解：解：)(GFADEBDDBBCCBCBAL （利用演律（利用演律 ） )(GFADEBDDBBCCBA （利用（利用 ） BABAA BDDBBCCBA （利用（利用A+AB=A）（配项法）（配项法） )()(CCBDDBBCDDCBA CBDBCDDBBCDCBCDBA BCDDBBCDCBA （利用（利

23、用A+AB=A）DBBCBBDCA )(DBBCDCA （利用（利用 ）1 AA代数化简法的优点：不受变量数目的限制。代数化简法的优点：不受变量数目的限制。 缺点：没有固定的步骤可循；需要熟练运用各种公式和定缺点：没有固定的步骤可循；需要熟练运用各种公式和定理；需要一定的技巧和经验；不易判定化简结果是否最简。理；需要一定的技巧和经验；不易判定化简结果是否最简。4. 卡诺图卡诺图 (2) . .卡诺图卡诺图 一个小方格代表一个最小项，然后将这些最小项按一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格几何位置上的相邻照相邻性排列起来。即用小方格几何位置上的相邻性来表示最小项

24、逻辑上的相邻性。性来表示最小项逻辑上的相邻性。 (1)相邻最小项相邻最小项 如果两个最小项中只有一个变量互为反变量，其余变量如果两个最小项中只有一个变量互为反变量，其余变量均相同，则称这两个最小项为逻辑相邻，简称均相同，则称这两个最小项为逻辑相邻，简称相邻项相邻项。 如果两个相邻最小项出现在同一个逻辑函数中，可以合并如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。为一项，同时消去互为反变量的那个量。如最小项如最小项ABC 和和 就是相邻最小项。就是相邻最小项。CBAACBBACCBAABC )(如：如：(3). 卡诺图的结构卡诺图的结构（b）三变量卡诺图）

25、三变量卡诺图 （a）二变量卡诺图）二变量卡诺图BABABAAB A Bm0m1m3m2 AB 00 01 11 10m0m1m3m2m4m5m7m6CBACBABCACBACBACBAABCCAB A B Cm0m1m3m2m4m5m7m6 BC 00 01 11 10 A 01（c）四变量卡诺图 卡诺图具有很强的卡诺图具有很强的相邻性：相邻性：（1）直观相邻性，只）直观相邻性，只要小方格在几何位要小方格在几何位置上相邻（不管上置上相邻（不管上下左右），它代表下左右），它代表的最小项在逻辑上的最小项在逻辑上一定是相邻的。一定是相邻的。（2）对边相邻性，即）对边相邻性，即与中心轴对称的左与中心轴

26、对称的左右两边和上下两边右两边和上下两边的小方格也具有相的小方格也具有相邻性邻性。 m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10DCBADCBACDBADCBADCBADCBABCDADBCADCABDCABABCDDABCDCBADCBACDBADCBA C DAB CD 00 01 11 10 AB 00 01 11 10 5. 用卡诺图表示逻辑函数 (1)(1)从真值表到卡诺图从真值表到卡诺图例例3.2.3 已知某逻辑函数的真值表，用卡诺图表示该逻辑函数。已知某逻辑函数的真值表，用卡诺图表示该逻辑函数。解：解： 该函数为三变量，先画出三变量卡诺图，然后根据

27、真值表将该函数为三变量，先画出三变量卡诺图，然后根据真值表将8个个最小项最小项L的取值的取值0或者或者1填入卡诺图中对应的填入卡诺图中对应的8个小方格中即可。个小方格中即可。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111L 真值表真值表ABC0000111110 A B C11110000(2)从逻辑表达式到卡诺图从逻辑表达式到卡诺图b. 如不是最小项表达式，应先如不是最小项表达式，应先将其先化成最小项表达式，将其先化成最小项表达式，再填入卡诺图。再填入卡诺图。也可由也可由“与与或或”表达式直接填入。表达式直接填入。a. 如果表达式为

28、最小项表达式，则可直接填入卡诺图。如果表达式为最小项表达式，则可直接填入卡诺图。7630mmmmF 解：解： 写成简化形式：写成简化形式：解：解：直接填入：直接填入：ABCCABBCACBAF 例例3.2.4 用卡诺图表示逻辑函数用卡诺图表示逻辑函数:然后填入卡诺图：然后填入卡诺图：DCBBAG 例例3.2.5 用卡诺图表示逻辑函数：用卡诺图表示逻辑函数： C D A B GF BC 00 01 11 10 A 01111100001111110000000000 6. 逻辑函数的卡诺图化简法逻辑函数的卡诺图化简法 (1)卡诺图化简逻辑函数的原理卡诺图化简逻辑函数的原理 :（a）2个相邻的最小

29、项可以合并，消去个相邻的最小项可以合并，消去1个取值不同的变量。个取值不同的变量。（b）4个相邻的最小项可以合并，消去个相邻的最小项可以合并，消去2个取值不同的变量。个取值不同的变量。 C A B D11CBA11ABD111DCBDBA C A B D1111BC11DC11DB（c）8个相邻的最小项可以合并，消去个相邻的最小项可以合并，消去3个取值不同的变量。个取值不同的变量。总之，总之，2n个相邻的最小项可以合并，消去个相邻的最小项可以合并，消去n个取值不同的变个取值不同的变量。量。 C A B D11111111C1111B7用卡诺图合并最小项的原则（画圈的原则）用卡诺图合并最小项的原

30、则（画圈的原则） （1）尽量画大圈，但每个圈内只能含有）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3）个相邻项。要特别注意对）个相邻项。要特别注意对边相邻性和四角相邻性。边相邻性和四角相邻性。（2）圈的个数尽量少。）圈的个数尽量少。（3）卡诺图中所有取值为）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为的方格均要被圈过，即不能漏下取值为1的最小项。的最小项。（4）在新画的包围圈中至少要含有）在新画的包围圈中至少要含有1个末被圈过的个末被圈过的1方格，否则该包围圈是多余的。方格，否则该包围圈是多余的。 8用卡诺图化简逻辑函数的步骤：用卡诺图化简逻辑函数的步骤：（1）画出逻辑函数

31、的卡诺图。）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据前述原则画圈。）合并相邻的最小项，即根据前述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量的变量用原变量表示，取值为表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简即得最简与与或表达式或表达式。 YABCABCABCABC1010110100ABC1111(YBCACAB先画虚线的结果）YBCAC（先画实线的结果）YABCDABCD

32、ABCDABCD1011010010110100ABCD1111YBD1011010010110100ABCD1111111111YAABBCDBDYAABDABDYABCABCABCABCABCABC1010110100ABC111111YAC20.720.7 组合逻辑电路的分析和综合组合逻辑电路的分析和综合电路任一时刻的输出状态只决定于该时刻各输入状电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记忆单元，组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。没有反馈通路。每一个输

33、出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj20.7.1.20.7.1.组合逻辑电路的分析组合逻辑电路的分析分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：例例3.3.13.3.1：组合电路如图所示，分析该电路的逻辑功能。组合电路如图所示，分析该电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简

34、变变换换&1ABCLP&1ABCLP解：（1）由逻辑图逐级写出表达式（借助中间变量P）。（2）化简与变换：）化简与变换：（3）由表达式列出真值表。）由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )( （4）分析逻辑功能）分析逻辑功能 ： 当当A、B、C三个变量不一致三个变量不一致时，输出为时，输出为“1”，所以这个，所以这个电路称为电路称为“不一致电路不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表20.7.2 20.7.2

35、 组合逻辑电路的综合组合逻辑电路的综合 设计过程的基本步骤：设计过程的基本步骤：例例3.4.13.4.1：设计一个三人表决电路，结果按设计一个三人表决电路，结果按“少数服从多数少数服从多数”的原则决定。的原则决定。解：解：（1 1）列真值表：）列真值表：（3）用卡诺图用卡诺图化简。化简。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C00010111 L三人表决电路真值表三人表决电路真值表ABC0000111110 A B C11110000实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）

36、表表达达式式ACBCABL 得最简与或表达式：（4 4）画出逻辑图）画出逻辑图: :ACBCABL （5 5）如果，要求用与非门实现该逻辑电路，就应将表）如果，要求用与非门实现该逻辑电路，就应将表达式转换成达式转换成与非与非与非与非表达式：表达式： 画出逻辑图。画出逻辑图。 ACBCABACBCABL &1LABCBC&A&L&20.8 20.8 加法器加法器例例1.2.11.2.1 将二进制数将二进制数10011.10110011.101转换成十进制数。转换成十进制数。 解：解：将每一位二进制数乘以位权，然后相加，将每一位二进制数乘以位权，然后相加，可得可得

37、(10011.101)(10011.101)B B1 12 24 40 02 23 30 02 22 21 12 21 11 12 20 01 12 21 10 02 22 21 12 23 3（19.625)19.625)D D一、几种常用的计数体制一、几种常用的计数体制 1.1.十进制十进制(Decimal)(Decimal) 2. 2.二进制二进制(Binary)(Binary) 3. 3.十六进制十六进制(Hexadecimal)(Hexadecimal)与八进制（与八进制（OctalOctal）二、不同数制之间的相互转换二、不同数制之间的相互转换 1 1二进制转换成十进制二进制转换成

38、十进制20.8.1 二进制二进制231152122222余0余1余1余1余10bbbbb01234读取次序例例1.2.21.2.2 将十进制数将十进制数2323转换成二进制数。转换成二进制数。解：解： 用用“除除2 2取余取余”法转换法转换: : 2.2.十进制转换成二进制十进制转换成二进制则（则（23)23)D D = =（10111)10111)B B 1.3 1.3 二二十进制码（十进制码（ BCDBCD码）码） BCDBCD码码用二进制代码来表示十进制的用二进制代码来表示十进制的0 09 9十个数。十个数。 要用二进制代码来表示十进制的要用二进制代码来表示十进制的09十个数，至少要用十

39、个数，至少要用4位二进制数。位二进制数。 4位二进制数有位二进制数有16种组合，可从这种组合，可从这16种组合中选择种组合中选择10种种组合分别来表示十进制的组合分别来表示十进制的09十个数。十个数。 选哪选哪10种组合，有多种方案，这就形成了不同的种组合，有多种方案，这就形成了不同的BCD码。码。位权位权0123456789十进制数十进制数8 4 2 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 18421码码2 4 2 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0

40、 1 11 1 0 01 1 0 11 1 1 01 1 1 12421码码0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 111 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 111 0 05 4 2 15421码码无权无权余余3码码 常用常用BCDBCD码码20.8.2 20.8.2 半加法器半加法器加法器的基本概念及工作原理加法器的基本概念及工作原理 加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半

41、加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：列出半加器的真值表：BABABAS ABC 画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1输输 入入输输 出出被加数被加数A 加数加数B和数和数S 进位数进位数C0 0 0 1 1 01 10 0 1 0 1 00 1如果想用与非门组成半加器，则将上式用变换成与非形式：如果想用与非门组成半加器，则将上式用变换成与非形式：画出用与非门组成的半加器。画出用与非门组成的半加器。BBAABABABABAS ABBAB

42、A ABBABABABBAA )()(ABSCCO&ABSCCABAB20.8.320.8.3全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。同时进行本位数和相邻低位的进位信号的加法运算。输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1COABiii-1CCiSiCI逻辑符号逻辑符号=1=1ABCSiiiiCi-1&1多位数加法器多位数加法器4位串行进位加法器位串行进位加法器iBCi-1iASiiCBC-10A00SBii-1CAii

43、SiC101ACB1SBii-1CAiiSiC212ACB2SBii-1CAiiSiC323ACB3SC3一一. .编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将某一特定的逻辑信号变换为将某一特定的逻辑信号变换为二进制代码。二进制代码。 能够实现编码功能的能够实现编码功能的逻辑部件称为编码器。逻辑部件称为编码器。20.9 20.9 编码器编码器20.9.1 20.9.1 二进制编码器二进制编码器 3 3位二进制编码器位二进制编码器: :8 8个输入端，个输入端，3 3个输出端，常称为个输出端，常称为8 8线线3 3线编码器。线编码器。输输 出出输输 入入0 0 00 0 10

44、 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：用门电路实现逻辑电路：765IIIIA42 76321IIIIA 75310IIIIA A&

45、;1&A0A216II1I2141II1II1I1131057例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS56789ABCD41k103CC12V020.9.2 二十进制编码器二十进制编码器（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为：98SSA 7654SSSSB 解：解：（1 1）列出真值表：）列出真值表：输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D98SS 7654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1

46、1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 176327632SSSSSSSSC 重新整理得：重新整理得：（3 3）由表达式画）由表达式画出逻辑图：出逻辑图：SSSSSSSSSS56

47、78941k103CC12V0&AB&C&D&0 01 11 10 00 01357913579DSSSSSSSSSS98SSA 7654SSSSB 7632SSSSC 13579DS S S S S20.9.3 20.9.3 优先编码器优先编码器允许同时输入两个以上信号，并按优先级输出。允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例集成优先编码器举例7414874148（8 8线线-3-3线）线）注意：该电路为反码输出。注意：该电路为反码输出。EIEI为使能输入端为使能输入端( (低电平有效低电平有效) )，EOEO为使能为使能输出端输出端(

48、(高电平有效高电平有效) ) ，GSGS为优先编码工作标志为优先编码工作标志( (低电平有效低电平有效) )。 输输 入入输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 10 0 0 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 17IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS20.10 20.10 译码器和数字显示译码器和数字显示 译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号20.10.1 20.10.1 二进制译码器二进制译码器例：例：2 2线线4 4线译码器线译码器输输 出出输输 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 01 0 0 00 0 10 1 00 1 1Y0 Y