二分频电路实验报告

1、实验二 原理图输入设计分频电路一、 实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。二、 原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。三、 实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 四、 实验环境：计算机、Quartus II 软件。五、 实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 六、 实验步骤：1. 用D触发器设计一个2分频电路，封装元件，并做波形仿真。（1）2分频电路原理图： 图1.1 2分

2、频电路原理图18 / 18文档可自由编辑打印（2）综合报告： 图1.2 综合报告（3）功能仿真波形图： 图1.3功能仿真波形图：时序仿真波形图: 图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况： 图1.5 时钟至输出延时 图1.6 最大工作频率 （5）封装元件： 图1.6 元件封装图2. 利用2分频电路元件设计4分频电路，并做波形仿真。 （1）4分频电路原理图： 图2.1 4分频电路原理图 （2）综合报告： 图2.2 综合报告（3）功能仿真波形图： 图2.3 功能仿真波形图 时序仿真波形图： 图2.4时序仿真波形图 （4）时序仿真的延时、最大工作频率、建立时

3、间和保持时间的情况： 图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路，并做波形仿真。（1）8分频电路原理图： 图3.1 8分频电路原理图（2）综合报告： 图3.2 综合报告 （3）功能仿真波形图： 图3.3功能仿真波形图 时序仿真波形图： 图3.4时序仿真波形图 （4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况： 图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。二、原理说明：用7490连接成包含进位输出的模60的计数器，生成一个部

4、件；将7490连接成模12的计数器，生成一个部件；将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。三、实验内容：（1）用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件；（2）将7490连接成模12的计数器，进行仿真，并封装元件；（3）利用以上两个元件设计数字钟电路，进行仿真。四、实验环境：计算机、Quartus II软件。五、实验流程：用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件 将7490连接成模12的计数器，进行仿真，并封装元件； 利用以上两个元件设计数字钟电

5、路，进行仿真。图1.1 实验流程图六、实验步骤：1. 用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，并封装元件。（1）模60的计数器原理图： 图1.2 模60的计数器原理图（2）综合报告： 图1.3 综合报告 （3）功能仿真波形图： 图1.4 功能仿真波形图 时序仿真波形图： 图1.5 时序仿真波形图 结论：时序仿真失败，高位无输出，低位进制错误。 （4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况： 图1.6最大工作频率 图1.7 引脚至引脚延时 图1.8 建立时间 图1.9 保持时间 图1.10 时钟至输出延时（5）封装元件:图

6、1.11 元件封装图2. 用Quartus II的原理图输入方式,将7490连接成模12的计数器，进行仿真，并封装元件。（1）模12的计数器原理图： 图2.1模12的计数器原理图（2）综合报告: 图2.2 综合报告（3）功能仿真波形图： 图2.3 功能仿真波形图 时序仿真波形图： 图2.4 时序仿真波形图 （4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况： 图2.5最大工作频率 图2.6时钟至输出延时 （5）封装元件：图2.7 元件封装图3. 利用以上两个元件设计数字钟电路，进行仿真：（1）数字钟电路原理图：图3.1 数字钟电路原理图 （2）综合报告:图3.2 综合报告（3）功能仿真波形图： 图3.3 功能仿真波形图 时序仿真波形图： 图3.4 时序仿真波形图结论：时序仿真失败，SH，ML，MH，ML，HL，