关于一种STNLCD驱动芯片的设计研究方案

1、关于一种STNLCD驱动芯片的设计研究20XX年XX月多年的企业咨询豉问经验.经过实战验证可以落地机行的卓越管理方案，值得您下载拥有壹种STNLCD驱动芯片的设计研究2003-5-1414:11:17介绍了壹种超扭曲向列（STN）LCD驱动芯片的总体设计方案，重点讨论分析了其关键模块一一接口电路、控制电路和驱动电路以及电源电路的设计，且用Verilog硬件描述语言对所设计的驱动芯片的功能进行了仿真验证。引言液晶显示器由于具有体积小、重量轻、低电压、低功耗等特点，因而具有十分广阔的市场前景，其中STNLCD于中小尺寸LCD领域占有很大的市场，有其独特的优势。大屏幕STNLCD可用于笔记本电脑、彩

2、色文字处理机等，大小屏幕STNLCD常用于便携电话、PHS（个人手持系统）、寻呼机等。STN和TFT壹样，要求提高显示质量和响应速度，减少阴影产生，改善性能价格比，同时，也要求低功耗、高密度安装、彩色显示等，且要求降低基材成本和提高灵活性。因此，STNLCD的专用驱动控制芯片要求较多的控制性能，如液晶显示器件的正常显示、正反显、上下扫描、正反方向控制、闪烁以及滚屏等功能。根据所驱动的LCD的大小及所需功能的多少，其驱动控制芯片的复杂程度不同，主要体当下其内部RAM的大小、译码电路的复杂程度、内部的时序及电源电路等，对外可体当下驱动行和列端口的多少，和MPU的接口功能等。本文讨论了壹种功能较完备

3、较复杂的点阵STNLCD驱动芯片的设计，根据“自顶向下”的设计思想，将芯片进行层次化功能划分，同时，参考已有的同类驱动芯片的设计经验，结合“自底向上”的原理图输入设计方法对部分模块进行设计，最后根据系统设计的框架对各模块进行协调设计，且进行芯片的整体功能验证，从而达到设计的目的。于芯片的功能验证中，我们采用了Verilog硬件描述语言，对电路的逻辑功能和时序关系进行了仿真验证。本文研究的重点主要于于点阵LCD控制芯片的总体设计，且就点阵LCD专用控制芯片的关键模块电路：MPU接口电路、命令译码电路、RAM电路、时序控制电路、驱动电路、电源电路的设计作详细的描述，从而完成芯片的前端设计，于确定生

4、产的工艺后能够完成芯片版图、后仿真，进而完成芯片的全部设计，最后进行试流片。设计要求液晶显示控制驱动模块是于液晶像素的俩电极（行电极和列电极）之间建立交变电场。于点阵式液晶显示器中，像素的俩电极是以矩阵方式排列的，由驱动电路循环地给每行电极施加选择脉冲电压，同时，通过列电极给该行像素施加选择或非选择脉冲电压，以实现对像素的驱动。这种行扫描是逐行顺序进行的，循环壹周期为壹帧。因此，点阵LCD专用控制芯片的主要作用是为液晶显示系统之间的接口。控制芯片既能够接受MPU的直接操作，又能够脱机独立控制且驱动液晶显示。之上为液晶控制的基本要求，鉴于当今LCD显示技术的实际需要，我们所设计的LCD专用控制芯

5、片应具有以下主要功能：以总线形式提供MPU接口；以完整的逻辑控制电路和时序发生器控制各种显示功能；管理和控制RAM,便于MPU访问；为液晶显示屏提供扫描时序信号和传输显示数据；提供功能齐全的控制指令集，便于MPU编程；提供可选择的不同偏压比的驱动电压。该驱动芯片有133个COM和SEG输出，有高速的8比特且行8080/6800MPU接口及串行接口，芯片内含65X132的RAM,能够于主从方式下工作。芯片采用CMOS工艺设计，内置电源产生电路，具有较低的功耗。点阵LCD驱动控制芯片的设计分析基于之上要求，我们的设计流程为：从整个芯片的功能要求出发，对芯片功能进行层次化功能模块划分，直至较为简单的

6、底层模块；然后完成各模块的功能描述、设计要求；最后从最底层模块开始，采用原理图输入或Verilog的功能描述等方法对各模块进行具体的电路设计或描述，且进壹步由底层次模块构成上壹层次模块，直至构成最高层，即实现整个芯片的功能。对于每壹层次的模块，应采用Verilog语言或基于所设计的电路原理图，且根据该模块的具体要求进行测试文件描述，从而对该模块进行功能仿真，直至完成整个芯片的功能仿真测试。我们设计的LCD驱动控制芯片主要由六个模块组成：接口模块(MPUInteface)、译码电路模块(CommandDecoder)、RAM模块、时序控制模块(TimingControlCircuit)、驱动模块

7、(Drivers)、电源电路模块(PowerSupplyCircuit),各模块根据需要和具体的电路设计要求又分为若干底层模块。MPU接口模块该模块共包括6个子模块：读写识别功能块、操作识别功能块、命令/数据识别功能块、控制功能块、串/且转换功能块、BUSHOLD功能块。接口模块是专用芯片控制芯片和MPU通信的接口，数据交换的通道。MPU通过它对芯片进行控制，向芯片中写入命令和显示数据，或从芯片中读出状态和显示数据。由于不同MPU控制信号的定义不同，读/写操作又分且行、串行俩种方式，因此，为提高芯片兼容性，接口的要设计就考虑多种情况。专用芯片通过增加内部组合逻辑的复杂性，能够兼容6800ser

8、ies和8080series俩种主流MPU的控制信号，支持串行、且行操作。下面就6800series且行模式来分析INTERFACE模块的工作过程。读写识别功能块于引脚P/NS、C86的控制下对6800MPU输出的E、RD/WR信号进行识别，产生读/写标志信号，区分读/写操作。操作识别功能块于片选信号有效的情况下，通过检测读/写标志信号，对MPU有无对控制芯片的操作进行识别。若有操作，则产生壹个操作标志信号。命令/数据识别功能块于指令输入的同时，利用操作标志信号锁存A0信息，作为Commanddecoder区分命令/数据的依据。控制功能块利用操作标志信号，于指令输入结束时，产生译码使能使信号和

9、系统Busy信号，前者是指令执行的前提，后者是顺利执行的保障。且行I/O电路的双向三态门连接着内部、外部的Databus,由读/写标志信号决定三态门打开的时间及方向。串/且转换辅助电路和串/且转换电路受P/NS信号的箝制，不工作，和内部Databus之间由三态门隔离。CommandDecoder译码产生模块该模块是专用芯片的控制中心，担负着区分数据/命令，解释输入指令的重要作用。它对MPU的各种输入进行识别，向关联模块发出控制信号，由后者完成指令实现芯片的可编程。我们所设计的专用芯片共设置了21条命令。译码器的作用是将外部输入的命令字转化为具有壹定宽度的高电位脉冲，从而触发相应的电路，使其状态

10、发生改变，完成相对应的功能。译码器采用NMOS和阵列结构。来自MPU的指令代码通过专用芯片的接口模块电路产生12个输入信号，分别为8位命令字输入端、壹个译码使能端、壹个读/写判断端、壹个命令/数据判断端、壹个复位端；壹个输入指令代码对应的串联NMOS列的数目且不固定，能够是壹个，也能够是多个，这和指令实现的复杂程度和每条控制线的控制功能强弱有关。输出端也是如此。这样，壹条指令代码能够是1位也能够是8位，且可控制多个功能模块，大大增加了控制的灵活性和有效性。RAM模块该模块用于存放将要显示的数据，起缓冲区的作用，主要包括RAM阵列、页地址电路、列地址电路、行地址电路及显示数据的锁存电路等子模块。

11、RAM模块作为控制芯片的中枢，壹方面以字节（D0-D7）为单位被MPU读/写，另壹方面能够以行为单位向LCD输出。MPU对RAM的读/写需要列地址、页地址和I/OBuffer的配合。列地址电路提供列地址，通过Columndecoder选中壹根字线；页地址寄存器通过页译码器选中8对或1对位线。这样，MPU就可通过I/OBuffer对字线、位线交汇处的RAM单元进行读/写操作。RAM进行数据的输出需要行地址电路和显示数据的锁存电路和配合。行地址电路对RAM以行为单位进行扫描，实现100位同时输出；显示锁存电路保证显示数据的稳定输出，且实现显示的正向或反向等实用功能。对RAM的操作来自于俩个方面：壹

12、方面MPU通过接口RAM中的数据进行读/写，另壹方面，RAM中的数据通过Drivers,输出到液晶显示器。通过页地址和列地址，MPU可选中RAM中的壹个字（8bits或1bits）;通过I/Obuffer可对RAM中的数据进行读/写。下面具体分析RAM读写数据过程。开始工作时，控制芯片首先要对引脚进行设定。假定CS1=1,CS2=1片选有效，M/S=1主片工作，C86=1选择8080MPU,RES=1复位无效，P/S=1选择且行输入方式。然后MPU通过控制芯片接口模块向其输入指令代码，即设置地址的命令。指令代码壹般由全指令或指令加数据混合组成。控制芯片根据引脚A0区分输入的是命令仍是数据，且根

13、据引脚WR和引脚RD来判断读或写功能。当A0=0,WR=1时，控制芯片便把指令代码作为命令输入指令译码器。译码器译出后产生正脉冲作为地址对应的端口选择信号，根据D0-D3选中某壹页。接下来，MPU发出列地址设置命令选中某壹列。最后，MPU向RAM写入显示数据，即某壹页某壹列的8位数据，此时A0=1,控制芯片打开I/O双向门；MPU输入的数据D0-D7先被送至BUSHOLD锁存，再由写命令译码产生的写脉冲打开RAMI/O双向门，把8位显示数据写入RAMo至此数据写入过程便告完成。不过，于写入显示数据过程中，执行每条命令时，MPU要从芯片读出状态信息，以判断此条命令是否能立即执行，以协调MPU和L

14、CD专用控制芯片速度的不壹致性。时序控制模块该模块是实现显示输出的时序信号发生和控制中心。LCD专用芯片的时序产生电路主要由几个电路模块组成：振荡产生电路、显示控制电路、显示时序控制电路、FR信号产生电路、静态指示产生电路、COMS产生电路、基本时序产生电路、基本时序控制电路等等。时序控制模块通过时序逻辑和组合逻辑产生多个时序信号，控制行地址译码电路及显示数据的锁存电路，从而实现RAM数据的整行输出；控制COM端移位寄存器COMdriver的行扫描；控制升压电路实现工作电压自提供；输出FRS信号实现对静态指示器的驱动。该模块对芯片内RAM显示数据的输出控制过程为：RAM中存储的数据输出显示，首

15、先要进行初始行设置。由于壹帧显示RAM中32行的数据，因此，需要时钟信号来控制。由振荡器产生频率为Fcl基本时钟信号，它把RAM中的壹行数据输出到锁存器，且同步产生行移位信号。二者配合完成壹帧32行数据的连续输出。送入锁存器的显示数据仍可受MPU外部命令控制，产生正反显、全亮全灭、滚屏等效果。驱动器模块该模块是专用芯片和液晶显示器的接口，其作用是提高驱动能力、实现偏压显示、实现偏压极性的转换。它包括COM驱动器、SEG驱动器及COM的移位寄存器。SEG驱动器向液晶显示器提供显示数据；COM驱动器向液晶显示器提供行扫描信号。于COM和SEG的配合下，实现RAM矩阵内容的液晶显示。COM驱动器由控

16、制电路、电压变换电路、电压选择电路、COMS驱动电路等子模块组成。COM移位寄存器和COM驱动器相配合，向液晶显示屏提供行扫描信号。COM移位寄存器实现0行-31行行扫描，电压变换电路和电压选择电路实现行驱动，控制电路实现命令对COMDriver的控制，COMS独立完成第32行(第5页)行扫描。SEG驱动器向液晶显示屏提供显示数据，该模块由控制电路、电压变换电路和电压选择电路实现对显示数据锁存电路输出RAM数据的驱动，控制电路实现命令对SEGDriver的控制。电源电路模块该模块包括数-模控制接口部分和几乎全部的模拟电路。从总体结构上分为4个部分：电压产生控制部分；Vout产生电路；V5产生电

17、路；V1-V4产生电路。电路提供驱动LCD显示需要6种电压，这六种电压从大到小依次排列如下：VDD、V1、V2、V3、V4、V5。其中，VDD从外部输入，和数字电路(DigitalCircuit)部分的高电平相同。其他电源能够由内部产生，也能够从外部输入。具体产生步骤如下：外部输入参考电平VSS2,由电压提升电路(BoosterCircuit)产生VOUT,VOUT是电路中的最低电压；通过差分形式的电路输出稳定有驱动能力的V5电压。这个过程中，能够精确调节V5的大小；把由电阻分压产生的电压(于VDD和V5之间)，变为稳定有驱动能力的电压V1、V2、V3、V4。各个电源电压的产生过程均受电源控制

18、电路(PowerControlCircuit)的控制。电源控制电路则受DATABUS的数据、COMMANDDecoder产生的译码信号及时序产生模块的时序控制信号所控制结合驱动和电压产生模块设计，显示数据的驱动过程为：待显示的数据必须转换为高功率的行列电压才能驱动控制LCD显示屏，因此，锁存器所存的数据要送往列驱动电路进行电平转换，且经电压选择后于行驱动电路珠产生的位信号的控制下输出显示。电压选择是通过前面所述的原理为防止交叉效应由电源电路不同产生的电压作为显示和非显示选择电压。同时，行列驱动电路仍受外部命令及时序控制电路控制产生上下扫描变换、指示行闪烁等效果。Verilog的仿真验证于上述各

19、模块结构设计的基础上，我们采用Verilog硬件描述语言，对各子模块直至整个芯片的数字部分进行了电路设计验证，对于电路的模拟部分，主要于电源产生模块，其功能用Level3模型进行了Spice模拟，能够达到芯片工作的要求。Verilog仿真的流程为：从最底层模块开始，对原理图输入的模块生成Verilog模拟网表或采用Verilog描述该模块的功能，然后根据模块划分的功能要求，写出该模块的测试文件，进行仿真探测，其结果是否满足要求；于完成底层模块之后，能够对高壹层次的原理图生成Verilog模拟网表或用Verilog描述由底层模块合成的该层次模块同样写出测试文件后进行模拟；最后生成整个芯片的Verilog描述文件，且通过芯片功能的分析写出测试文件，验证芯片的功能。于对各模块的模拟分析中，RAM模块和译码产生模块采用Verilog的行为级描述，其余模块由于其电路比较复杂，且已有壹定的设计经验，因此采用原理图输入的设计方法，模拟时生成Verilog模拟的网表进行。对于模拟电路部分主要于电源电路部分，其内部的功能验证采用Spice模拟，能够达到芯片工作中对各