几种常用的时序逻辑电路

1、第十三章 几种常用的时序逻辑电路一、填空题1.与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与_有关，还与_有关，是_（a.有记忆性b.无记忆性）逻辑电路。2.触发器是数字电路中_（a.有记忆b.非记忆）的基本逻辑单元。3.在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_（a.不能保持下去b. 仍能保持下去）。4. JK触发器是_（a.CP为1有效b.CP边沿有效）。5. 是_触发器的特性方程。6. 是_触发器的特性方程，其约束条件为_。7. 是_触发器的特征方程。8.在T触发器中，若使T=_，则每输入一个CP，触发器状态就翻转一次，这种具有

2、翻转功能的触发器称为触发器，它的特征方程是_。9.我们可以用JK触发器转换成其他逻辑功能触发器，令_，即转换成T触发器；令_，即转换为触发器；令_，即转换成D触发器。10.我们可以用D触发器转换成其他逻辑功能触发器，令_，即转换成T触发器；令_，即转换为触发器。11.寄存器存放数据的方式有_和_；取出数据的方式有_和_。12.寄存器分为_寄存器和_寄存器。13.双拍工作方式的数码寄存器工作时需_。14.按计数器中各触发器翻转时间可分为_，_。15.在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成N进制计数器，该方法有_置数和_置数两种。16.将模为M和N的两

3、片计数器_（a.串接b.并接），可扩展成_进制的计数器。17.触发器有_个稳定状态，所以也称_。18. 74LS194是_寄存器。二、选择题1. Q=1，称为触发器的（ ）。 A.1态 B.0态 C.稳态 D.暂稳态2在下列触发器中，有约束条件的是（ ）。 A.JK触发器 B.D触发器 C.同步RS触发器 D.T触发器3一个触发器可记录一位二进制代码，它有（ ）个稳态。A.0 B.1 C.2 D.3 4存储8位二进制信息要（ ）个触发器。A.2 B.4 C.8 D.165对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（ ）。A.0 B.1 C.Q D.以上都不对6对于T触发器

4、，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（ ）。A.0 B.1 C.Q D.以上都不对 7对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）。A.0 B.1 C.Q D.8对于JK触发器（特性方程），若J=K，则可完成（ ）触发器的逻辑功能。A.RS B.D C.T D.T9欲使JK触发器（特性方程）按Qn+1=Qn工作，不可使JK触发器的输入端（ ）。A.J=K=1 B.J=Q,K= C. J=0,K= D.J=Q,K=0 10欲使JK触发器（特性方程）按Qn+1=n工作，可使JK触发器的输入端（ ）。A.J=K=0 B. J=1,K=Q C.J=K=, D.J=Q,K=0 1

5、1欲使JK触发器（特性方程）按Qn+1=0工作，可使JK触发器的输入端（ ）。A.J=K=0 B.J=Q,K=0 C.J=Q,K=1 D.J=K=1 12欲使JK触发器（特性方程）按Qn+1=1工作，可使JK触发器的输入端（ ）。A.J=K=1 B.J=K=0 C.J=K=Q D. J=,K=013欲使D触发器按Qn+1=n工作，应使输入D=（ ）。A.0 B.1 C.Q D.14下列触发器中，不能在CP上升/下降沿翻转从而克服了空翻现象的是（ ）。A.边沿D触发器 B.基本RS触发器C.JK触发器 D.T触发器15下列触发器中，没有约束条件的是（ ）。A.基本RS触发器 B.主从RS触发器

6、C.同步RS触发器 D.边沿D触发器16描述触发器的逻辑功能的方法没有（ ）。A.状态转换真值表 B.特性方程 C.状态转换图 D.触发脉冲信号17为实现将JK触发器转换为D触发器，应使（ ）。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=18. D触发器是一种（ ）稳态电路。A.无 B.单 C.双 D.多 19.实验中用的功能较强的74LS194是（ ）。 A.右移寄存器B.左移寄存器C.双向移位寄存器D.数码寄存器20.集成同步二进制计数器74LS161不具有_功能。A置数 B保持 C清零 D锁存三、判断题1.时序逻辑电路的特点是任何时刻的输出信号仅与电路原来状态有关。

7、 （ ）2.触发器是数字电路中具有记忆功能的基本逻辑单元。（ ）3.触发器输出端有两个稳定状态，即0态和1态。（ ）4.触发器也称单稳态触发器。 （ ）5.触发器的外加输入信号终止后，稳态仍能保持下去。（ ）6. 74LS163是4位二进制异步计数器。 （ ）7.边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。 （ ）8. JK触发器属于边沿触发器，CP上升沿或下降沿时有效。 （ ）9.令J=K=T=1，可将JK触发器转换成T触发器。 （ ）10.寄存器存放数据的方式只有并行一种。 （ ）11.寄存器取出数据的方式有并行和串行输出两种。（ ）12.计数器可用于累

8、计输入脉冲个数，分频，定时，执行数字运算等，应用广泛。 （ ）13. 74LS161是集成同步二进制计数器。 （ ）14.基本RS触发器的约束条件是。 （ ）15.反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始计数。 （ ）四、简答题1.图示是用与非门组成的基本RS触发器试根据其特性表，并写出特性方程和约束条件。 功能0 00 001不定不定不允许0 10 10100置01 01 00101置11 11 10101保持 2. 用JK触发器（特性方程）可以转换成其他逻辑功能触发器，适当连接给出的JK触发器的输入端分别将其转换成：1）.T触发器（）2）.T触发

9、器（）3）.D触发器（） 3.写出JK触发器，T触发器，T触发器，D触发器的特性方程。 4.同步计数器的同步是指什么？ 5.将两个二输入与非门的输出接回到对方的输入之一，则可组成什么触发器？试列出其特性表6基本RS触发器如图所示，试画出Q对应和的波形（设Q的初态为0）。7.同步RS触发器（CP=1时R和S信号有效且等同与基本RS触发器）如图所示，试画出Q对应R和S的波形（设Q的初态为0）。8.用2个或非门也可以组成基本RS触发器。1).试画出逻辑电路。2).试列出其特性表。9.已知CP、D的波形如图题5-6，试画出高电平有效和上升沿有效D触发器Q的波形（设Q的初态为0）。 10.设图中的触发器

10、的初态均为0，试画出Q端的波形。11.设图中的触发器的初态均为0，试画出对应A、B的X、Y的波形。 12.基本RS触发器的特性方程是：，D触发器的特性方程是，比较这两个方程，试将基本RS触发器转换为D触发器。13.由或非门组成的基本RS触发器输入波形如图所试，试画出输出Q和端的波形。设触发器的初始状态为Q=0。 14.同步D触发器（，CP上升沿有效，CP=1时有效）的输入波形如图所示，试画出输出Q和的波形。设触发器的初始状态为Q=0。 15. TTL边沿JK触发器如图(a)所示，输入CP、J、K端的波形如图(b)所示，试对应画出输出Q和端的波形。设触发器的初始状态为Q=0。16.电路如图(a)

11、所示，输入CP、A、B的波形如图（b）所示，试画出Q和端的输出波形。设触发器的初始状态为Q=0。17.如图所示各边沿D触发的初始状态都为0，试对应输入CP波形画出Q端的输出波形。18.如图所示各边沿JK触发器的初始状态都为1，试对应CP波形画出Q端的输出波形（）。19.下降沿触发的边沿JK触发器的输入CP、J、K和RD端的波形如图所示（），为异步置0端，低电平有效。试画出输出Q端的波形。设触发器的初始状态Q=0，且。 20.我们经常要对计数器电路进行分析。当给你一个逻辑电路的实例时，大体分析步骤如何？21.电路如图(a)所示，输入时钟脉冲CP如图(b)所示，试画出输出Q0和Q1端的波形。设触发器的初始状态Q0=Q1=0。22.移位寄存器有哪几种？23.在图(a)所示的边沿触发器中，输入CP、D端的波形如图(b)所示，试画出Q0和Q1端的输出波形。设触发器的初始状态为Q0=Q1=0。24.图示是用反馈同步置数法构成的N进制计数器，是多少进制？25.图示是用反馈同步置数法构成的N进制计数器，是多少进制？27.试用D触发器转换成T触发器，并画出电路图。五、计算题1.试分析图所示的时序电路1