金炎秋组原课程设计

1、南通大学 计算机科学与技术学院计算机组成原理课程设计说明书 姓 名： 金炎秋 学 号： 1113122036 班 级： 软外112 指导教师： 陈 越 上机日期： 2012.7.6-7.8目录1 课程设计目的-32 课程设计要求-33 实验环境-34 设计思路-35 实验步骤及内容-4（1）I/O设备-4（2）存储器模块-4（3）运算器模块-7（4）微程序控制器-7（5）程序计数器-13（6）时序发生器-146 参考文献-177 问题及心得-17 微程序控制的模型计算机一、课程设计目的1融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，加深计算机工作

2、中“时间-空间”概念的理解，从而清晰地建立计算机的整机概念。2学习设计和调试计算机的基本步骤和方法，培养科学研究的独立工作能力，取得工程设计和调试的实践和经验。二、课程设计要求1根据给定的数据格式和指令系统，设计一台微程序控制的模型计算机。2根据设计图，在QUARTUS II环境下仿真调试成功。3在调试成功的基础上，整理出设计图纸和相关文件，包括：（1）总框图（数据通路图）；（2）微程序控制器逻辑图；（3）微程序流程图；（4）微程序代码表；（5）设计说明书及工作小结。三、实验环境（软硬件平台）32位Windows操作系统+Quartus II四、设计思路1、 运算器：由1位全加器采用行波进位方

3、法设计的8位补码加/减法运算器，可以进行加减法运算与逻辑运算。由DR1、DR2两个寄存器提供操作数。2、 存储器：分为ROM模块和RAM模块，容量均为128*8位。3、 程序计数器：用2个74163构成的8位计数器，采用同步反馈法连接，可以实现PC+1以及定位跳转的功能。计数器输出端连一片74244b来实现三态输出。4、 微程序控制器：由控制存储器（epROM）、微地址寄存器、地址逻辑转移、微命令寄存器、指令寄存器（IR）构成。5、 I/O设备：由一个输入缓冲（74244b）作控制来实现总线上的三态输入。6、 时序发生器：由一片74161和一片74138构成，可以产生6个节拍脉冲，具有启停控制

4、端。五、实验内容及步骤实验内容大体分为16个模块的制作，接下来将逐个模块展开研究并附上各个模块的逻辑电路图以及必要的调试波形图。1. I/O设备数据由IN输入先经一个74244b做数据输入缓冲器，再存入数据输入寄存器（R0，74374b构成）中。可实现一个八位数据的打入以及控制保存。使能端真值表如下：74244b74374bInputsOutputInputsOutputnsw-busINDBUSnR0-BUSLDR0DBUSQLLLHXXZLHHLXXXHXZLLLLHHLLXQ0l 逻辑电路连接图如下：2. 存储器模块（ROM、RAM、DR1、DR2、IR）DR1、DR2、IR部件均为73

5、273b作相应的数据寄存器1、数据寄存器2以及指令寄存器。ROM模块与RAM模块容量均为128 x 8位。对RAM及ROM模块的分析见下页。ROM模块l ROM部件为一片128x8位的lpm_rom连一个74244b组成。由于地址总线ABUS为8根，故抽出高位（Address7）做片选。【注】当Address7为0时，ROM-inclock与ROM-outclock均可以置入，即相当于片选信号选中ROM存储区域，此时可以对ROM进行读操作。 当ROM数据读出后，需经过一个数据缓冲器才可以稳定的输出，故连接一个74244b芯片。再置一个ROMOUT来控制数据往总线上的输出，确保总线上的数据整齐有

6、序。l 封装后的ROM芯片：InputsOutputROM-inclockROM-outclockAddressROMOUTq0xxxxxxxLData0xxxxxxxHZxxZRAM模块l RAM部件为一片128x8位的lpm_ram连一个74244b组成。由于地址总线ABUS为8根，故抽出高位（Address7）做片选。【注】当Address7为1时，RAM-inclock与RAM-outclock均可以置入，即相当于片选信号选中RAM存储区域，此时可以对RAM进行读/写操作。 RAM的读/写操作控制信号： 【读】we置0，inclock给上升沿脉冲，地址就绪，outclock给上升沿脉冲

7、，数据读出。【写】we置1，地址就绪，inclock给上升沿脉冲完成数据写入。当RAM数据读出后，需经过一个数据缓冲器才可以稳定的输出，故连接一个74244b芯片。再置一个RAMOUT来控制数据往总线上的输出，确保总线上的数据整齐有序。l 封装后的RAM芯片：InputsOutputRAM-inclockRAM-outclockAddressRAMOUTq1xxxxxxxL（读）Data1xxxxxxxH写操作xxZ3. 运算器模块（ALU）8位补码加/减法运算器电路连接图如下：【注】A为操作数1（八位二进制码）；B为操作数2（八位二进制码）。M=0时，做加法运算；M=1时，做减法运算。Y=0

8、时，表示无溢出；Y=1时，表示溢出。4. 微程序控制器（MCU）l 微指令格式本实验设计使用5条机器指令，其格式与功能说明如下：7 6543210IN0 0100000ADD01000000ASTA01100000AOUT10000000AJMP10100000AIN指令为单字长（字长为8bits）指令，其功能是将数据开关的8位数据输入到R0寄存器。ADD指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器的内容与内存中地址为A的数相加，结果存放在R0寄存器中。STA指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将R0寄存器中的内容存储到以第二个字

9、为地址的内存单元中。OUT指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是将内存中以第二个字为地址的内存单元中的数据读出到数据总线，显示之。JMP指令为双字长指令，第一个字为操作码，第二个字为操作数地址，其功能是程序无条件转移到第二个字指定的内存单元地址。l 微程序控制器原理图l 微控制信号说明： nROM_BUS：ROM数据输出到总线控制信号，低电平有效。 nRAM_BUS：RAM数据输出到总线控制信号，低电平有效。 m：加、减法选择控制信号，为1做加法，为0做减法。 nSW_BUS：数据输入到总线控制信号，低电平有效。 LDN：PC置数控制信号，低电平有效。 nCS：RA

10、M片选信号。（此信号的有效值根据所用RAM器件特性来定） WE：RAM写信号，高电平时做写操作。 LDR0：数据打入R0锁存控制信号，脉冲上升沿有效。 LDDR1：数据打入R1锁存控制信号，脉冲上升沿有效。 LDDR2：数据打入R2锁存控制信号，脉冲上升沿有效。 LDIR：数据打入IR锁存控制信号，脉冲上升沿有效。 LDPC：数据打入PC锁存控制信号，脉冲上升沿有效。 LDAR：数据打入AR控制信号，脉冲上升沿有效。 nALU_BUS：运算器ALU结果输出到总线控制信号，低电平有效。 nPC_BUS，低电平有效。 nR0_BUS，低电平有效。l 地址转移逻辑电路图如下：l 地址转移逻辑电路图信

11、号说明： swe信号：总清信号 srd信号：总清信号 p1信号：译码判别位 ad4ad0信号：微地址（控制存储器地址） ir7ir5信号：操作码 clr信号：总清信号 t2、t4信号：节拍脉冲l 微指令格式设计如下：l 微程序流程图如下：01 00 00000000015 12 11 1E 0D 0F 0B 0A 0914100C08 04 JMPOUTSTAADDIN运行微程序PCBUS BUS ARPC+1RAMBUSBUSIRP(1)PCARPC+1RAMBUSBUSARR0BUSBUSRAMPCARPC+1RAMBUSBUSARRAMBUSPCARPC+1RAMBUSBUSPCPCAR

12、PC+1RAMBUSBUSARRAMBUSBUSDR2R0DR2(DR1)+(DR2)R0SWR0l 微代码表设计如下：212019181716151413121110987654 3 2 1 0地址微 指 令nROM-BUSnRAM-BUSmnSW-BUSLDNnCSWELDR0LDDR1LDDR2LDIRLDPCLDARnALU-BUSnPC-BUSnR0-BUSP(1)Ad4Ad3Ad2Ad1Ad000000取指100001000011101010000000001MOVR1010001000001101001000000010MOVR201000100 0001101001000100

13、011IN000100010000000000000000100ADD000000010000010000000000101STA010001000001101000111100110OUT010001000001101001001000111JMP010011000000101000000001000SUB000000010000010000000001001AND000000010000010000000001010OR000000010000010000000001011XOR000000010000010000000001100NOTR1000000010000010000000001

14、101NOTR2000000010000010000000001110000000010000010000000001111STA-2000000100000000100000010000MOVR1-2000001001000000000000010001MOVR2-2000001000100000000000010010OUT-20000010000000000000000【注】高两位弃用，表中未写出，默认全为零微程序电路设计图如下：l 封装后的微程序控制器模块如下：5. 程序计数器（PC）l 程序计数器（PC）的逻辑电路连接图如下：l 封装后的程序计数器（PC）如下：l 测试程序计数器（P

15、C）功能的波形图如下：6. 时序发生器（TCU）l 时序发生器（TCU）的逻辑电路连接图如下：l 封装后的时序发生器（TCU）芯片图如下：一、 模块组装通路及运行结果l 数据通路逻辑电路图如下： 【注】运算器；存储器；输入设备；控制器。l 调试波形图如下：六、参考文献1 白中英计算机组成原理北京：科学出版社，2006。2 康华光电子技术基础（数字部分）北京：高等教育出版社，2008。7、 问题及心得经过这次实验，我发现我对机器指令及微指令的的编码方法不了解，对计算机的组成和工作原理也不是很理解。如果不是之前学数电时还有些了解，那么我想这次实验很可能没有办法完成。计算机组成原理是一门深奥的课程，

16、我们要不断的努力来充实自己，掌握更多的知识。实验过程中我和同学们相互交流再结合课本相互探讨，逐渐理解了计算机的组成和工作原理，基本掌握的机器指令和微指令编码方法。然后，在连接原理图时也出现了许多的问题，有时是一些些小问题，比如总线的连接时没有一一对应等等，经过仔细的改正之后都能得到正确的结果了。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，将结论用于实践，从而提高自己的实际动手能力和独立思考的能力。课程设计是培养学生综合运用所学知识、发现、提出、分析和解决实际问题,锻炼实践能力的重要环节，是对学生实际工作能力的具体训练和考察过程。通过这次课程设计