用改进的预分频器和前置放大器实现低相位噪声的CMOS频率合成器

1、    用改进的预分频器和前置放大器实现低相位噪声的CMOS频率合成器        周忠玲，李冬梅 时间:2008年03月11日     字 体: 大 中 小        关键词:<"cblue" " target='_blank'>分频<"cblue" " t

2、arget='_blank'>频率合成器<"cblue" " target='_blank'>预分频器<"cblue" " target='_blank'>相位噪声<"cblue" " target='_blank'>电流源            摘 要： 一种低<"

3、cblue" " title="相位噪声">相位噪声锁相环<"cblue" " title="频率合成器">频率合成器的设计与实现，该设计利用了新型的前置<"innerlink" " title="放大器">放大器与预<"cblue" " title="分频">分频器，在采用TSMC 0.35m CMOS工艺的情况下，带宽为20MHz920MHz。关键词： 频率合成

4、器? DMP? PLL? 前置放大器? 分频器? 低相位噪声?在CMOS收发器中，片上低噪声频率合成器的设计最为重要，由于无线通信系统中的信道间隔很接近，应用 在无线收发器中的RF频率合成器有着严格的频率指标与相位噪声指标23。本文在传统设计结构的基础上针对相位噪 声的问题对分频器以及前置放大器进行了改进。图1给出了本设计采用的频率合成器的总体结构,包括前置放大器、分频器、 可编程计数器（N，R）、鉴相器和可编程增益电荷泵、无源滤波器等模块。移位寄存器负责接收来自MCU的控制数据,然后配置R、N计 数器的分频比，从而决定了整个频率合成器的工作模式。前置放大器对信号进行放大，并且起着抑制噪声的作

5、用，信号经过前置放大 器进入<"cblue" " title="预分频器">预分频器。?1 分频器的设计1.1 DMP分频器介绍在频率合成器中，当输入信号的频率很高、不可能用一 个完全可编程的分频器来实现所需的分频数时，可以使用一个高速的、有固定分频数的预分频器来进行预分频，以降低信号的频率。 为了解决固定分频数引起的频率分辨率以及低参考频率问题，可采用DMP技术1，此技术增加了控制电路，原理如图2。 此种结构的预分频器可工作在Np+1和Np两种分频方式下，再结合两个可编程计数器Pulse和Swallow，可实现不同的整系数N的分频

6、， 总的分频数可计算如下：目前普遍应用的DMP技术有两种:移相结构与传统结构。移相技术相位的超前或滞后可改变分频数,原理如图3 。如果将图3中的F4之后的分频器的N取值为8，则可实现32/33的分频；如果再在前级加上一个2分频电路，则可实现（64/66） 分频。当此DMP与Pulse计数器和Swallow计数器一起构成分频器时，分频数N的计算公式变为：N=2(P×Np+S） （2）移相技术结构明显速度较快。需要注意的问题是：当移相电路工作时，信号F4在相位转换时刻会产生尖峰，严重 时会影响分频电路的正确性。解决方法是在1/N电路和相位控制模块中采用同步计数器，使相位选择信号与时钟信号

7、同步，并降低相 位选择控制信号的斜率。但是上述结构存在一个无法克服的噪声问题，相位噪声参数很高，系统很不稳定，系统锁定时在频 谱图上能看到接近20db的边带噪声。采用传统结构的DMP分频器增加了控制电路来改变工作模式。图4为传统128/129 DMP 分频器结构的框图，其中/32分频模块包括5个/2分频电路。4/5分频结构中包含着与逻辑，将会增加额外延，因而此结构工作速度较 移相结构慢，如果/2分频电路的速度不够快，将制约其高频性能。1.2 分频器结构的改进针对低频噪声问题，预分频器可采用差分输入结构，但是以牺牲功耗为代 价的。设计中/32分频模块采用5个高速2分频电路，其电路结构如图5中虚框

8、图所示。此结构基于标准的主从射极耦合D触发器结 构，并采用CMOS实现所需的高速要求，通过限制输出信号的摆幅减少输出信号从高到低的转换时间。由于输入信号幅度低且所需直流 电平偏高，偏置<"cblue" " title="电流源">电流源采用源共栅结构，同时也可以抑制地信号线上产生的噪声。在双端输入的预分频器的设计中，关键是要根据模式的不同来选择64/66分频，系统中每一个单元都是模拟输入。系统能否在 64、66分频之间转换，关键在于实现与功能的模块能否正常工作。当mode1时，DN端输入使M1管不工作，电路实现的是正常的64分 频；

9、当mode0时，DN端输入有效脉冲，迫使分频输出由64变到66。实现与功能的模块如图5。实现的是两个模拟信号A、B与的功能。 调整电阻的值与电流源的电流使输出信号的幅度达到下一级差分输入幅度的要求，YA×B。2 前置放大器设计 前置放大器在整个系统中起着很重要的作用，它决定着反馈到输入端的频率能否正确分频，进而影响系统参数的 准确性。双端电路有单端电路达不到的优点，它具有很高的带宽和灵敏度，对后端电路输入差分对管的驱动能力没有很严格 的要求，即它可提供大的输出摆幅。输入端到电源与地的电容可以减少低频噪声即电源抑制能力强。整流结构可以保证在电源电压变 化时，工作管的正确输出，但是它的电

10、路结构复杂，占面积大，需要的成本高。双端差分结构前置放大器4如图6所示，输入信号经过RC网络滤波后进入第一级输入差分对管，第一级差分 对管选用的是最常使用也是最简单的一种负反馈结构。这种结构包括一个简单的反向放大器，并且在栅漏之间接上一个反馈电阻R，R 值一般很大。它的存在有几个重要的功能：在分析电路的直流特性时，漏端的电压等于栅端的电压，保证可输入管一直处于饱和状态 ，不需要其他器件来提供偏置。第一级的增益Agm(R1|R2|ro1)，如果选择 R2的值远远大于R1的值，则它对电路的AC中心带宽增益的影响就会减少。 CMRR=20log|gm1(ro2|ro4)×2gm4ro6|(

11、4) 采用源共栅电流源可以大大增加CMRR。当高频工作时差分输入对管M1、M2源到地的电容决定着电流源的输出阻抗，这使CMRR 随着频率的增加而减少。在此采用的是宽摆幅的共源共栅结构，使共源共栅结构中共源管的源漏间的电压尽可能的小，但又不至于使 其进入三极管区。通过减少偏置电流可以减少温度与1/f输入噪声。增加M3、M4相对于M1、M2的管长可使输入或输出的1/f噪声更主要 地依赖于M1，M2。调制器的存在可以提高电路正的PSRR值，同时串连结构的有源电流源可以提高负的PSRR值。调制器产生的 调制电压直接给后面各级供电，但是它的存在使得当低电压输入时，调制电压降得太低，导致后续电路无法正常工

12、作，因此需要控制 调制电压，使之在电源电压变化时稳定在一个固定值之上，保护管M1便起到这样的作用。输入信号经过匹配网络产生差分信 号，如图6输入部分所示。差分信号由A、B两个端点产生。A点的频率特性为二阶低通特性，B点的频率特性为一阶低通特性。调节C1 、C2、C3、C4、C5的值，可以改善AC特性，匹配网络还可以起到滤除噪声的作用。3 具体实现及测试结果 采用TSMC 0.35m CMOS工艺实现了基于改进DMP分频器和改进的前置放大器的频率合成器，测试结果如表1所示。 图7所示为相位噪声测试结果。从测试结果图可以看出系统在频率偏离10kHz点相位噪声达到107.04dBc/Hz,在频率偏离

13、100kHz点相 位噪声达到124.60dBc/Hz，频率调制偏移量FM Deviation22Hz，较好地符合了设计要求。该系统可以达到快速锁定的要求。本论文工作实现了基于改进DMP分频器和改进的前置放大器的频率合成器。具有20MHz920MHz的工作频率，该频率合成器的参考 频率、输出频率和电荷泵电流的大小可以通过串行接口进行控制，而且输出信号具有较高的频率稳定性和较好的频谱纯度，具有低相 位噪声以及快速锁定的优点。参考文献1 CRANINCKX J，STEYAERT M.Wireless cmos frequency synthesizer design.Kluwer Academic Publishers.2 THOMAS H.Pub L.The design of cmos radio-