COP2000实现原码一位除法

1、沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：COP2000实现原码一位除法院（系）：计算机学院专业：计算机科学与技术班 级：24010103学 号：2012040101012姓 名：程院指导教师：杨华完成日期：2015年01月15日目 录第1章总体设计方案21.1 设计原理21.2 设计思路21.3 设计环境2第2章详细设计方案42.1 总体方案的设计与实现 42.1.1 总体方案的逻辑图42.1.2 算法流程图52.2 功能模块的设计与实现62.2.1 模块的设计与实现6第3章验证测试93.1验证测试9参考文献10附录（源代码） 11第1章总体设计方案1.1

2、 设计原理原码一位除，即两个原码数相除，商的符号为除数和被除数的符号异或值。 采用汇编语言实现定点原码一位除法器，算法为恢复余数法。利用恢复余数的方 法来进行运算。1.2 设计思路算法为恢复余数法，先用被除数减去除数，如果结果为正数商1,然后左移，如果是负数商0然后加上Y的补，继续运算。实验开始时将实验数据从实验箱的开关输入到R0,R1,R2三个寄存器中，R0为被除数，R1为除数，R2为商。运算过程采用恢复余数法。主要判断被除数减 去除数的商值。如果为负，商0然后加除数然后左移。如果商值为正商 1,左移。 数据都存放在寄存器中，最后结果在 OUT寄存器中显示。1.3 设计环境COP2000模型

3、机包括了一个标准CPU所具备所有部件，这些部件包括：运算 器ALU累加器A、工作寄存器 W左移门L、直通门D右移门R寄存器组R0-R3 程序计数器PC地址寄存器MAR堆栈寄存器SK中断向量寄存器IA、输入端口 IN、输出端口寄存器OUT程序存储器EM指令寄存器IR、微程序计数器uPC 微程序存储器uM以及中断控制电路、跳转控制电路。其中运算器和中断控制电 路以及跳转控制电路用 CPLD来实现，其它电路都是用离散的数字电路组成。微 程序控制部分也可以用组合逻辑控制来代替。模型机的指令码为8位，根据指令类型的不同，可以有 0到2个操作数。 指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式

4、中，用指令码做为 微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式 中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状 态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能ADD A, R? 将寄存器R?勺值加入累加器A中ADD A, #II 立即数#II加入累加器A中SUB A, #II 从累加器中减去立即数后加入累加器 A中AND A, #II 累加器A “与立即数II(2)数据传送指令MOV A, R? 将寄存器R?勺值送到累加器A中MOV R? ,#II 将立即数II存放到寄存器 R?+MOV R?, A 将

5、累加器A中的值送到寄存器 A中(3)移位指令RR A 累加器A右移RL A 累加器A左移(4)跳转指令JZ MM 若零标志位置1,跳转到 MMlft址JMP MM 跳转到MM(5)位运算AND A, R? 累加器A “与寄存器 R?勺值(6)输入输出OUT 将累加器A中数据输出到输出端口第2章详细设计方案2.1 总体方案的设计与实现定点原码一位除，算法为恢复余数法，当余数为负时，需加上除数， 将其恢 复城原来的余数。商值的确定是通过比较被除数和除数的绝对值的大小， 即x”-y” 实现的，而计算机内只设加法器，所以需要将 乂-丫”操作变为冈补+|丫|补得操作。2.1.1 总体方案的逻辑图图2.1

6、如上逻辑框图2.1.1中所示，R0、R1、R2均是8位的寄存器。R0是被除数,R1 是除数,R2为商。其结果在OUT中输出。2.1.2算法流程图算法流程图如图2,3所示。除法开始前，R2寄存器被清0,准备接收商，被 除数的原码放在R0寄存器中，除数的原码放在 R1寄存器中，计数器R3中存放 需要移位的次数。除法开始后，首先判断除数是否为 0,若除数为0则进行处理， 若不为0,则用被除数减去除数，若运算结果大于 0,商上1。若结果小于0,商 00然后被除数左移一位，计数器减 1。当计数器R3内容为0时，结束运算。2.2 功能模块的设计与实现2.2.1 模块的设计与实现2.2.1.1 功能描述主要

7、模块包括：循环控制模块、加减运算模块、商符运算模块。循环控制模块：通过计数器内容控制运算过程。若计算器大于0,继续进行运算；若计算器为0,结束运算。主要应用恢复余数过程。图2.3循环模块流程图加减运算模块：实现加减运算功能，当余数为正时，商加 1 ,当余数为负时，商加00商符运算模块：通过异或运算求出商的符号。图2.5商结果显示流程图本设计可以进行定点原码一位除法运算。通过以上几个关键模块实现。主要 方法是恢复余数法，在运算过程中主要是判断被除数和除数之间的差来决定运算 过程的。移位模块流程2.2.1.2 数据输入流程图图2.6数据输入流程图3.1 验证测试输入被除数：A3H输入除数 ：07H

8、第3章验证测试图2.7验证参考文献1李景华.可编程程逻辑器件与EDA技术M.北京：东北大学出版社，20012 COP2000实验指导书3唐朔飞.计算机组成原理（第二版）M.北京：高等教育出版社，20084王冠.Verilog HDL与数字电路设计M.北京：机械工业出版社，20055江国强.EAD技术习题与实验M.北京：电子工业出版社，20056杜建国.Verilog HDL硬件描述语言M.北京：国防工业出版社，2004附录（源代码）MOV R0,#82HMOV R1,#04HMOV R2,#00HMOV R3,#07H ;数据执行次数MOV A,R0MOV 9FH,AMOV A,R1MOV 9

9、EH,AMOV A,R0;数据存入AND A,#7FH;去掉符号MOV R0,AMOV A,R1AND A,#7FHMOV R1,AMOV A,R1SUB A,#00H;断定除数是否为零JZ OVERFLOWMOV A,R0SUB A,R1MOV R0,ALOOP:JZ NEXTAND A,#80HSUB A,#00HJZ S1SUB A,#80HJZ S251: ;为正上“1”MOV A,R0RL ASUB A,R1MOV R0,AMOV A,R2RL AADD A,#01HMOV R2,AMOV A,R3SUB A,#01HJZ NEXTMOV R3,AMOV A,R0JMP LOOP52

10、: ;为负上“ 0”MOV A,R0ADD A,R1RL ASUB A,R1MOV R0,AMOV A,R2RL AMOV R2,AMOV A,R3SUB A,#01HJZ NEXTMOV R3,AMOV A,R0JMP LOOPNEXT:;根据最后的余数断定上0或上1MOV A,R0MOV R3,AAND A,#80HSUB A,#00HJZ OUT1SUB A,#80HJZ OUT2OUT1:;为正上1MOV A,R2RL AADD A,#01HAND A,#7FH ;7 位表示MOV R2,AJMP FOUT2:;为负上0MOV A,R2RL AADD A,#00HAND A,#7FH

11、;7 位表示MOV R2,AJMP FF:;断定符号为正负MOV A,9FHAND A,#80HMOV R0,AMOV A,9EHAND A,#80HSUB A,R0SUB A,#00HJZ FF2JMP FF1FF1:;异号结果为1MOV A,R2OR A,#80HMOV R2,AOUTJMP OVERFF2:洞号结果为0MOV A,R2OR A,#00HMOV R2,AOUTJMP OVEROVER:JMP OVEROVERFLOW:END课程设计总结：本次课程设计让我收获颇丰，起初拿到课程设计题目，不知 道如何去实现设计要求，经过前几天查阅资料，老师帮助，我对这次课程设计要求有了更深的了解，知道了具体应该怎样操作，怎样去实现原码一位除法器，怎样去操作Cop2000实验箱。我想说本次课程设计不但使我们复习了计算机组成原理课程的内容， 还让我 们复习并应用了算法设计与分析以及汇编语言课程的内容， 我们加深了对计算机 系统概念的理解。我衷心感谢学校和老师给我们安排了这次课程设计，我们平时在享受信息时 代带来的方便迅捷的同时也养成了懒惰、 急于求成的坏习惯，而