数字电路与数字逻辑_图文

1、返回第2 章数字逻辑电路基础和计算机中的逻辑部件(计算机组成原理课程的预备性知识2.1 数字逻辑电路基础2.2 基本逻辑门和布尔代数知识基础2.3 组合逻辑电路及其应用2.4 时序逻辑电路及其应用2.5 现场可编程器件的内部结构和编程2.1数字逻辑电路基础2.1.1 半导体和二极管2.1.2 双极型晶体三极管与反相器电路2.1.3 MOS管的结构和它的伏安特性2.2 基本逻辑门和布尔代数知识基础2.2.1 最基本的逻辑门电路:非门,与非门,或非门2.2.2 布尔代数知识基础1. 基本逻辑运算和基本逻辑门电路2. 布尔代数的基本定理和常用公式3. 布尔代数的应用举例:逻辑函数化简4. 逻辑门电路

2、设计举例2.3组合逻辑电路1. 基本逻辑门:反相器,与门,与非门2. 三态门,数据选择器,译码器,编码器3. 组合逻辑电路应用举例2.4时序逻辑电路1. 基本R-S 触发器,D 触发器2. 有接收控制功能的寄存器,有输出控制功能的寄存器有清0 控制功能的寄存器,有计数功能的计数器3. 时序逻辑电路应用举例2.5现场可编程器件的内部结构、编程及应用1. 简单PLD器件2. 复杂PLD器件3. 门阵列器件1. 晶体三极管和反相器电路半导体:单方向导电的物体,可以实现二极管,与半导体相对应的有导体(双向导电和绝缘体(不导电。 在半导体的基体上,经过人工加工,可以生产出三极管,其特性:基极发射极集电极

3、+Vcc (+5V接地输入电平0.7 V, 三级管导通,使输出电平为0 V ;输入电平= 0 V , 三级管截止,使输出电平> 4 V ;这已经构成了反相器线路,完成逻辑取反功能。输出输入电阻电源+VccTT返回2.与非门和或非门+Vcc (+5V接地输出输入1电源输入2输入2输入1+Vcc (+5V输出电源与非门:2 路输入都高,输出才为低;或非门:任何一路输入为高,输出都为低接地当然,也可以制作并使用不带反相功能的与门和或门电路。输入控制端(图中的一个晶体管也可以多于2 个。T1T2T1T2返回返回3.逻辑运算与数字逻辑电路数字逻辑电路是实现数字计算机的物质基础。最基本的逻辑电路:与

4、门,或门,非门;用它们可以组合出实现任何复杂的逻辑运算功能的电路。最基本的逻辑运算有:与运算,或运算,非运算,正好可以选用与门、或门、非门来加以实现。逻辑关系可以采用数学公式来表示和执行运算,此数学工具就是布尔代数,又称逻辑代数。例如,A = B * C + E * /F;A为输出(运算结果,B 、C、E、F为输入,* 、+、/ 分别代表与、或、非运算符;运算符的优先级:非运算最高,与运算次之,或运算最低。这一逻辑运算功能,显然可以用与门、或门、非门来实现。4. 逻辑功能的表示和等效电路逻辑功能可以选用布尔代数式表示,卡诺图表示,真值表表示,或者用线路逻辑图表示。与、或、非门的图形符号:非门与

5、门与非门或门或非门A XBA B X0 0 00 1 01 0 01 1 1A B X0 0 10 1 11 0 11 1 0X=A B X= A B X=A +BX=A +B真值表X X XA A AB B BA X 返回5. 真值表和逻辑表达式的对应关系逻辑功能可以选用布尔代数式表示,卡诺图表示,真值表表示,或者线路逻辑图表示。与门与非门A BA B X0 0 00 1 01 0 01 1 1A B X 0 0 10 1 11 0 11 1 0X = A BX = A BA BX1.用与逻辑写出真值表中每一横行中输出为1 的逻辑表达式;2.用或逻辑汇总真值表中全部输出为1 的逻辑。3.不必

6、理睬那些输出为0的各行的内容,它们已经隐含在通过1、2 两步写出的表达式中。X= A * B + A * B + A * BX真值表返回返回6. 基本定理和常用公式,逻辑化简A1=A A0=0 AA=A AA=0A+1=1 A+0=A A+A=A A+A=1A+B=B+A AB=BA A=A(A+B+C=A+(B+C (AB C=A(BCA(B+C=AB+AC A+BC=(A+B (A+CA+AB=A A(A+B= AA+AB=A+B A(A+B=ABA B = A + B A + B = A B例如:AB+AB+AB = A(B+B+AB=A+AB= A+ B = AB7. 三态门电路三态门

7、电路是一种最重要的总线接口电路,它保留了图腾输出结构电路信号传输速度快、驱动能力强的特性,又有集电极开路电路的输出可以“线与”的优点,是构建计算机总线的理想电路。“三态”是指电路可以输出正常的“0” 或“1”逻辑电平,也可以处于高阻态,取决于输入和控制信号。为高阻态时,“0” 和“1”的输出极都截止,相当于与所连接的线路断开,便于实现从多个数据输入中选择其一。A B C/G1 /G2 G3总线例如,当控制信号/G1为低电平,/G2 和/G3为高电平时,三态门的输入A 被送到总线上,另外两个三态门的输出处于高阻态。返回返回二、计算机中常用的逻辑电路1.加法器和算术逻辑单元2.译码器和编码器3.数

8、据选择器4.触发器和寄存器、计数器5.阵列逻辑电路6.存储器芯片RAM 和ROM7. 通用阵列逻辑GAL8.复杂的可编程逻辑器件CPLD: MACH器件9.现场可编程门阵列FPGA 器件返回计算机中常用的逻辑器件计算机中常用的逻辑器件,包括组合逻辑电路和时序逻辑电路两大类别。组合逻辑电路的输出状态只取决于当前输入信号的状态,与过去的输入信号的状态无关,例如加法器,译码器,编码器,数据选择器等电路;时序逻辑电路的输出状态不仅和当前的输入信号的状态有关,还与以前的输入信号的状态有关,即时序逻辑电路有记忆功能,最基本的记忆电路是触发器,包括电平触发器和边沿触发器,由基本触发器可以构成寄存器,计数器等

9、部件;从器件的集成度和功能区分,可把组合逻辑电路和时序逻辑电路划分成低集成度的、只提供专用功能的器件,和高集成度的、现场可编程的通用逻辑电路,例如通用阵列逻辑GAL,复杂的可编程逻辑器件CPLD,包括门阵列器件FPGA,都能实现多种组合逻辑或时序逻辑电路的功能,使用更方便和灵活。返回1. 加法器和算术逻辑单元加法器是计算机中最常用的组合逻辑器件,主要完成两个补码数据的相加运算,减法运算也是使用加法器电路完成的。一位的加法器可以完成对本位两个二进制数据和低一位送上来的一个进位信号的相加运算,产生本位的和以及送往高一位的进位输出信号。由多个一位的加法器,可以构成同时完成对多位数据相加运算的并行加法

10、器,此时需要正确连接高低位数据之间的进位输入与输出信号。若各数据位之间的进位信号是逐位传送,被称为串行进位,当加法器的位数较多时,会使加法运算的速度大大降低;从加速加法进位信号的传送速度考虑,也可以实现多位的并行进位,各位之间几乎同时产生送到高位的进位输出信号。乘除法运算,也可以通过多次的循环迭代利用加法器完成。返回加法器和算术逻辑单元计算机不仅要完成对数值数据的算术运算功能,还要完成对逻辑数据的逻辑运算功能,例如与运算,或运算等等。在计算机中,通常会把对数值数据的算术运算功能和对逻辑数据的逻辑运算功能,合并到一起用同一套电路实现,这种电路就是算术逻辑单元,英文缩写是ALU,用与、或、非门等电

11、路实现,其设计过程和逻辑表达式在数字电路教材中有详细说明,这些内容是“数字逻辑和数字集成电路”的重点知识。多位的ALU 不仅要产生算术、逻辑运算的结果,还要给出结果的特征情况,例如算术运算是否产生了向更高位的进位,结果是否为零,结果的符号为正还是为负,是否溢出等;对逻辑运算通常只能检查结果是否为零,不存在进位和溢出等问题。要ALU 运算,就涉及选择参加运算的数据来源,要完成的运算功能,结果的处置方案,特征位的保存等多方面的问题。返回2. 译码器和编码器译码器电路,实现对n 个输入变量,给出2n 个输出信号的功能,每个输出信号对应n 个输入变量的一个最小项。是否需要译码,通常可以用一或几个控制信

12、号加以控制。译码器多用于处理从多个互斥信号中选择其一的场合。编码器电路,通常实现把2n 个输入变量编码成n 个输出信号的功能,可以处理2n 个输入变量之间的优先级关系,例如在有多个中断请求源信号到来时,可以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码。返回3. 数据选择器数据选择器又称多路开关,它是以“与-或”门、“与-或-非”门实现的电路,在选择信号的控制下,实现从多个输入通道中选择某一个通道的数据作为输出。在计算机中,按照需要从多个输入数据中选择其一作为输出是最常遇到的需求之一。例如,从多个寄存器中,选择指定的一个寄存器中的内容送到ALU 的一个输入端,选择多个数据中的一个写

13、入指定的寄存器,选择多个数据中的一个送往指示灯进行显示等等。4. 触发器和寄存器、计数器触发器是典型的时序逻辑电路,有记忆功能,最简单的可以由两个交叉耦合的“或非”门组成,2 路输出分别为Q和/Q,两个输入分别为R 和S。或非或非当R为低电平,S为高电平时,会使/Q变为高电平,此时Q 定变成低电平,在R恢复为高电平后,Q和/Q将保持不变,即记忆了本次变化。当S为低电平,R为高电平时,会使Q变为高电平,此时/ Q 定变成低电平,在S 恢复为高电平后,Q和/Q 也将保持不变,这是R-S 触发器。Q/QRS与或非门与或非门/Q QD 反相器E当把两个输入S 和R 变为一个D 的互补输入后,可以通过控

14、制信号E 完成该触发器的写入操作,在E =1时,Q 将随D而变化。返回触发器和寄存器、计数器前面刚介绍的触发器属于电平触发方式,输入R 和S 不能同时为低电平,而且R 、S 和D 在触发器写入期间应保持不变,否则产生操作错误。另外一种由3 个基本触发器构成的是D 型触发器,它属于边沿触发方式。输入信号D 在触发脉冲CP 的正跳变沿期间被写入触发器,其它时间D 的变化不会影响触发器的状态。与非1与非2与非4与非6与非3与非5/RD/SDQCP/QDD 型触发器又被称为延时触发器,常用于构建寄存器,移位寄存器,计数器等部件。输入信号/SD和/RD用于触发器的清0 和置1操作。返回返回寄存器、计数器

15、寄存器是计算机中的重要部件,用于暂存指令和数据等,通常多选用多个并行操作的D 触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数,例如4位、8位等;从使用的角度,还可以通过另外几个控制信号,控制寄存器是否可以接受输入,输出的是正常逻辑电平还是高阻态,是否具有清0 寄存器内容的功能。移位寄存器还多出了左右移位操作的功能。计数器是计算机和数字仪表中经常使用的一种电路,按时钟作用方式,可以分为同步和异步两大类,其中同步计数器线路略复杂但性能更好,用于脉冲分频和需要计数的场合,例如二进制或十进制计数。返回5. 阵列逻辑电路阵列逻辑电路是指逻辑元件在硅芯片上以阵列形式排列的器件,它占用

16、芯片面积小,成品率高,用户可编程,使用灵活。阵列逻辑电路包括存储器(RAM,ROM,可编程逻辑阵列(PLA,可编程阵列逻辑(PAL,通用阵列逻辑(GAL,可编程门阵列(PGA,可编程宏单元阵列(PMA等多种类型。除了RAM和ROM之外,其它几种电路统称可编程逻辑器件(programmable logic devices,PLD,教学计算机中用得最多的是GAL20V8和高集成度的多PAL (AMD公司的MACH-4 产品 芯片,将在后续部分进一步介绍,它们可以实现组合逻辑电路或者时序逻辑电路的功能,都由“与”和“或”两级阵列组成。6. 存储器芯片RAM和ROM 返回 RAM 和 ROM 是典型的

17、阵列逻辑电路，都由“与” 和“或”两级阵列组成，其中的与阵列组成地址译码 器，它给出全部地址输入的最小项，用户不可编程，用 于选择被读写的存储器单元，或阵列组成存储体，保 存写入存储器中的内容。 RAM 和 ROM 的区别：前者对或阵列中的内容可 以读写，后者或阵列中的内容主要用于读出，对写操 作可能不支持，或者需经过特殊的办法才能执行。 有关存储器芯片的知识，将在介绍存储器的章节 中重点讲解，无需在这里的线路部分多加说明，而后 面的 GAL20V8 、MACH-4 和 FPGA器件的有关知识 不属于本课程的重点内容，需在这里多说几句。 7. 通用阵列逻辑GAL 返回 通用阵列逻辑 (gene

18、ric array logic，GAL 器件，是一种可用 电擦出、现场可重复编程、使用灵活的简单 PLD。 它的内部结构包括：输入门，输出三态门，与门阵列，输 出逻辑宏单元(内含或阵列，从输出反馈到输入的控制门等。 GAL20V8 器件最多支持 20 个输入引脚、8 个输出引脚，支持 组合逻辑和时序逻辑两种运行方式，输出有三态、极性可控， 支持内部信息加密保护。 在教学计算机中，用于实现那些逻辑内容经常需要变化的 组合逻辑的功能，用于实现内容经常需要变化的时序逻辑的功 能，或者在不同需求环境下，需要在组合逻辑和时序逻辑之间 进行切换的线路部分，特别适用于实现由“与-或”两级逻辑完 成的线路功能。在实验指导书中对该器件使用方法有更多说明。 在适应变换设计、减少器件类型和数量等方面效果明显。 返回 8. 复杂的可编程逻辑器件CPLD：MACH器件 MACH (macro array CMOS high-density 是一种复杂 的、电可擦出的、现场可编程逻辑器件 CPLD。 它的内部结构由多个 PAL 块和一个中央开关矩阵互连而 成。每个 PAL 块内又含多个宏单元（输出宏单元和隐埋宏单 元），中央开关矩阵为 多个PAL 块的信号输入和块间通信提 供通路。在实验指导书中对该器件结构有