新型图像传感器及并行图像处置芯片的研究和集成

1、项目名称:新型图像传感器及并行图像处理芯片的研究与集成首席科学家：郑厚植中国科学院半导体研究所起止年限：至依托部门：中国科学院教育部二、预期目标1 .总体目标对准航天航空遥感，空天监视，机载探测、跟踪，微光夜视侦查、预警，光雷达跟踪和光电武器制导，专门是可见光、红外无源图像探测在全空无源探测预警系统中的应用等涉及国家安全的战略高技术对高性能光电传感器的迫切需求，采用全新的、具有原创性知识产权的技术线路，攻克具有更高灵敏度、更高信号噪声比、更高帧频、更宽光谱范围和更宽广动态范围的高端光电探测器、图像传感器、并行图像处置芯片、数据收集处置芯片及其它们在系统级芯片(SqC)或系统级封装水平上的集成技

2、术,并研制出视觉集成芯片(Sec)和光电探测阵列集成封装系统(SiP)的原型。2 .五年预期目标(1)研制出极弱光强下具有高量子倍熔效率的和较宽探测波段(420nm-1000nm)的新原理光电探测器的64位线阵；研制出带有片上电荷/电流转换读出和放大功能的，新型GaAs基CCD64位线阵原理器件及与读出选通、差分放大芯片的SiP集成原型；(3)研制出256X256CMOS图像传感面阵与并行图像处置相结合的SoC原型；研制配有数据收集卡或芯片的，在极弱光强下(10nW级)具有高量千倍增效率的64位线阵光电探测系统；研制GaAs基64位CCD线阵与并行图像处置相结合的SiP集成原型。三、研究方案本

3、项目总的指导思想是:要想在短时期内赶上国外已领先进展了半个世纪的光电图像传感、处置技术，只能遵循“有所为、有所不为”的方针，探索全新的、具有原创性知识产权的技术线路和它们的技术集成，在风险与机缘并存的气氛下去实现超越。本项目学术思路和技术线路是：进一步提高咱们已发明和研制出的高熔益光电探测器在极弱光强下的响应率；攻克GaAs基CCD图像传感器一直未解决的核心技术，实现片上电荷/电流转换和放大，使它能和硅基CCD图像传感器按一样的方式工作。在此基础上将GaAs基CCP线阵与行串行/列并行图像处置芯片在SiP层次上实现对按，充分发挥GaAs基CCD高移位速度和MPP图像处置芯片高速并行处置能力，以

4、求实现高灵敏度、高信号噪声比、高帧频的CCD图像传感、处置集成系统的目标。本项目的具体创新点与特色是：1 .在深切研究半导体H-V族纳米器件结构中新物理现象的基础上,创造性地采用多种量子效应实现完全不同于雪崩倍增效应的新量子倍增机制，研制出在极低光强下具有高性能的、新原理半导体光电探测器。2 .采用全新的物理原理和结构，解决迄今为止GaAs基CCD图像传感器无法制作片上读出放大器的难题，使得GaAs基CCD图像传感器能和硅基CCD图像传感器按一样的方式工作。3 .采用行串行/列并行图像处置芯片大幅度提高了图像收集处置的帧频，可望实现500fps的实时图像收集处置。4 .将并行图像处置芯片与N条

5、GaAs基CCD线阵结合，实现SiP系统集成,由于可同时发挥了二者的高速性能，估计可实现更高帧频的图像收集处置的SiP系统。5 .将64位高灵敏光电探测器线阵配上数据收集卡或芯片研制新型高性能光谱探测系统。鉴于项目学术思想和所采取的技术线路均具有原创性,专门是拟攻克迄今为止GaAs基CCD图像传感器无法制作片上读出放大器的难题，一旦解决能够使得GaAs基CCD图像传感器能和硅基CCD图像传感器按一样的方式工作，可望研发出新型的GaAs基CCD图像传感器。加上与之相配的大规模并行图像处置芯片、数据收集处置芯片及其它们在系统芯片级(SoC)或系统级封装(SiP)水平上的集成技术,有望开拓出具有自主

6、知识产权的，高灵敏度、高信号噪声比、高帧频的图像收集处置集成系统。四、年度计划研究内容预期目标1 .研究在极弱光强下提高子倍增效率的物理机制和器件结构;实现GaAs基CCD器件片上电荷/电流转换和放大的物理方案;研发GaAs基CCD线阵器件的全套集成工艺技术。2 .大规模并行图像处埋芯片体系架构设计；高速CMOS图像传感器像素阵列和高性能模拟数字信号转换器阵列等模块电路的设计；GaAs基CCD器件输出电路的模型化和模拟信号处理电路设计；第一版大规模并行图像处理芯片的MPW流片：图像传感器像素阵列、并行模拟信号处理电路和高性能模拟数字信号转换器阵列等模块电路；CMOS图像传感器像素阵列等模块电路

7、的功能测试、光谱1 .初步观察到进一步提高量千倍增效率的效应;在单个单元上实现片上电荷/电流转换和放大功能;贯通13道GaAs基CCD线阵器件的工流程。2 .完成大规模并行图像处埋芯片体系架构设计；采用CMOSImageSensor(CIS)工艺完成第一版CMOS图像传感器像素阵列和高性能模拟数字信号转换器阵列等模块电路的设计和MP阴流片；完成第一版CMOS图像传感器像素阵列、图像并行模拟信号处理电路和模拟数字信号转换器阵列电路模块的功能和特性测试。3 .获得32X1、64X1及研究内容预期目标响应特性、光时间响应特性和像素空间均匀性等特性测试。3. 研究亚微米CMOS读出电路模型和相关参数的

8、确立：如量子效率、光谱响应、噪声谱、CMOS电路开启电压的均匀性和输出性能；研究读出电路的电荷处理能力和读出动态范围，电荷转移效率；研究读出电路阻抗配匹与信号处理能力，特别是输入阻抗，偏压控制，噪声特性等方面的比较。4. GaAs传感器芯片TSV互连设计、硅基MCM基板设计、PCB板设计；阵列凸点设计、互连组装工艺准备；互连电极所需的合金化工艺；喷涂法均匀涂敷厚光刻胶及厚胶光刻的工艺实验及参数优化；硅基板加工和凸点电镀工艺准备。128X1读出电路的分析模型；使读出电路在信号注入、积分、背景抑制、前置放大、采样保持、多路传输等基本功能得到优化；改进、设计读出电路结构，通过流片获得一定数优化的读出

9、电路。5. GaAs传感器芯片TSV互连设计、硅基板和PCB基板优化设计方案；凸点优化设计方案；合金化工艺方案；厚光刻胶涂敷及光刻工艺的优化参数。研究内容预期目标1 .研究片上电荷/电流转换和放大单元与GaAs基CCD移位单元的一体化物理方案；继续研发GaAs基CCP线阵器件的全套集成工艺技术；研制适合GaAs基CCD线阵器件管芯测试的数据采集系统；研究已有CCP图像处理芯片与GaAs基CCD的对接电路2 .第二版大规模并行图像处理芯片MPW流片：优化设计的图像传感器、模拟信号处理和模拟数字信号转换阵列等电路模块以及PE单元阵列等数字电路模块；第一版与GaAs基CCD线阵相配的大规模像列并行图

10、像处理芯片的设计和MPW流片：暗电平自动校正，相关双采样降噪，可编程增益控制，模数转换和时钟驱动器等主要功能的电路；第三版大规模并行图像1 .解决片上电荷/电流转换和放大单元与GaAs基CCD移位单元的一体化器件层次结构设计和功能检测；完成lX16GaAs基CCD线阵器件的流片；完成适合GaAs基CCD线阵器件管芯测试的数据采集系统2 .第二版CMOS图像传感器大规模并行图像处理芯片MP阴流片和测试；完成第一版与GaAs基CCD线阵相配的大规模像列并行图像处理芯片的MP阴流片和测试；完成第三版大规模并行图像处理芯片MPW流片：128X128CMOS高速图像传感器和大规模并行图像处理器电路的片上

11、系统芯片和测试。3 .获得输入、输出，多路传输和信号处理，读出信噪研究内容预期目标处理芯片设计和MPW流片：128X128CMOS高速图像传感器和大规模并行图像处理器电路的片上系统芯片。3 .针对复位积分器的复位开关工作带来的KTC噪声，研究信号采样、传输和处理对光谱图像质量的影响；研究信号获取的非均匀性、数据率、串扰和噪声特性；研究光谱仪的光源、分光系统、检测器、信号采集与传输、信号处理与显示各部分的互相匹配；研究读出电路获取信号的空间、时间和辐射能量的极限分辨能力以及空间和时间频率的传递特性。4 .GaAs传感器芯片TSV制笛、互连及其与硅基板的互连工艺；读出电路和图像处理电路等配套芯片的

12、圆片级凸点制笛工艺；配套芯片的倒扣焊互连工比、对暗电流的处理能力、噪声抑制能力、波段的兼容性及读出电路的工艺参数等关键问题的有效解决；获得宽动态范围内图像质量与光照强度的关系；研制出高读出效率、低噪声、可室温/低温工作的64X1或128X1新原理GaAs基CCD线阵器件读出电路。4.凸点制备工艺的优化方案；初步实现GaAs传感器芯片TSV互连及其与硅基板的互连工比；初步实现配套芯片倒扣焊互连工艺；初步实现16X16阵列的集成；初步完成PCB组装。研究内容预期目标艺及优化：包括研究互连过程中回流焊接等参数和底充胶的选择以及，乜参数等；开展16X16阵列的硅基MCM集成研究；开展PCB模块组装和调

13、试研究。1 .1X64GaAs基CCD线阵器件的版图设计；继续研发GaAs基CCD线阵器件的全套集成工艺技术；CCD线阵与读出控制电路芯片的SiP集成研究；CCD图像处理芯片与GaAs基CCD的对接电路研究2 .第二版与GaAs基CCD线阵相配的大规模像列并行图像处理芯片的MPW流片；设计集成256X256CMOS高速图像1 .完成1X64GaAs基CCD线阵器件的版图制作;进行1X64GaAs基CCD线阵器件的流片;CCD线阵与读出控制电路芯片的对接测试2 .完成第二版与GaAs基CCD线阵相配的大规模像列并行图像处埋芯片的MPW流片和测试；完成大规模像列并行图像处理芯片与GaAs基CCD线

14、阵的初步连接测试;完研究内容 传感器和大规模并行图像处理 器的片上系统芯片；第四版大规 模并行图像处理芯片MPW流 片：256 X 256CMOS高速图像传 感器和大规模并行图像处理器 电路的片上系统芯片。3 .进行强化读出电路功能 的设计探索，将一些信号处理功 能（如驱动脉冲产生、背景抑制、 非均匀性校正，AD转换，变可 视窗口等功能）集成在采集系统 中；研究集成系统的图像获取、 显示与实时分析等问题；向数字 接口发展，使读出电路采样、放 大、模数转化等功能充分满足新 原理光电器件性能要求。4 .继续优化TSV、凸点形 成工艺和倒扣焊互连工艺；优化 底充胶工艺并研究底充胶与互 连可靠性的关系

15、；开展硅基预期目标 成第四版大规模并行图像处 理芯片设计和MP9'流片：256 X256CMOS高速图像传感器 和大规模并行图像处理器电 路的片上系统芯片和测试。5 .高增益光谱采集的系 统集成和测试定型；高增益光 谱采集系统的安装与调试；研 制出新原理GaAs基CCD线阵 读出电路的光谱采集系统原 型。6 .获得TSV互连、倒扣 焊互连、以及底充胶工艺优化 方案；初步完成硅基16X16 阵列集成的演示样件；解决 GaAs基64位CCD线阵与并 行图像处理相结合的SiP集成 关键技术。MCM（16X16阵列）与PCB模研究内容预期目标块的集成及可靠性研究；开展GaAs基64位CCD线阵

16、与并行图像处理相结合的SiP集成研究。1 .1X64GaAs基CCD线阵器件的流片；CCD线阵与读出控制电路芯片在SiP层次上的集成；1X64GaAs基CCD线阵器件与MPP的行串行/列并行图像处理芯片在SiP层次上的对接研究2 .第三版与多条GaAs基CCD线阵相配的大规模像列并行图像处理芯片的设计和MPW流片；研究大规模并行图像处理芯片的体系架构、阵列式冰心处理器与嵌入式处理器芯片的集成方法；第五版大规模并行图像1 .提供1X64GaAs基CCD线阵器件的芯片；完成CCD线阵与读出控制电路芯片在SIP层次上的集成；解决1X64GaAs基CCD线阵器件与MPP的行串行/列并行图像处理芯片在S

17、iP层次上的对接的关键技术2 .完成第三版面向多条GaAs基CCD器件的CMOS大规模像列并行图像处理芯片MP*流片和连接测试；完成第五版具有嵌入式处理器256X256CMOS高速图像传感研究内容预期目标处理芯片MPW流片：具有嵌入式处理器256X256CMOS高速图像传感器和大规模并行图像处理器电路的片上系统芯片；研发面向大规模并行图像处理芯片的编译器和应用软件。3.研究128X1元CCD线列象元响应非均匀性校正和亚波长光谱重建算法；用插值算法结合精确光源谱线来进行波长与对应阵列探测器上像素位置的定标；通过寻峰算法获得三条以上定标光源波长与像素位置的对应数据，采用最小二乘法进行插值函数的构造

18、。4.优化32X32阵列互连工艺；开展64X64阵列集成工艺研究；开展集成系统可靠性和失效分析研究；继续开展GaAs基64位CCD线阵与并行图像处理相结合的SiP集成研究。器和大规模并行图像处理器电路的片上系统集成设计和MPW流片和测试；完成研发面向大规模并行图像处理芯片的编译器开发和应用软件。3. 32X1、64X1新原理GaAs基CCD线阵读出电路的光谱采集演示系统；研究解决集成系统的图像获取与实时分析与显示问题。4. 16X16阵列集成的优化工艺方案及样件；可靠性和失效分析初步报告；初步实现GaAs基64位CCD线阵与并行图像处理相结合的SiP集成。研究内容预期目标1 .第四版与GaAs

19、基CCD线阵相配的大规模像列并行图像处理芯片的工程批流片加工；研发256X256CMOS图像传感面阵与大规模并行图像处理SqC原型芯片和多路GaAs基64位CCD线阵与大规模像列并行图像处理芯片并行图像处理相结合的SiP原型芯片的测试应用演示系统。2 .结合微处理器智能化控制和时序准确、可编程优点，集成通用的数据接口，实时控制积分时间，获得可靠的GaAs基线1 .解决GaAs基CCD线阵和图像处理芯片的电路特性匹配问题，完成优化SiP系统集成；研制完成256X256CMOS图像传感面阵与大规模并行图像处理相结合的SoC原型、芯片软件编译系统和测试应用演示系统；研制完成出与多路GaAs基64位C

20、CD线阵相配的大规模像列并行图像处埋芯片、芯片软件编译系统和测试应用演示系统。2 .提供GaAs基64位CCD线阵与并行图像处理相研究内容预期目标阵CCD的测试性能；采用嵌入式微处理器控制的、带有通用接口、能与高性能光电探测器线阵相配的数据采集系统。3 .结合微处理器智能化控制和时序准确、可编程优点，集成通用的数据接口，实时控制积分时间，获得可靠的GaAs基线阵CCD的测试性能；采用嵌入式微处理器控制的、带有通用接口、能与高性能光电探测器线阵相配的数据采集系统。4 .32X32阵列系统集成研究；探索64X64阵列集成工艺方案；深入研究封装结构和工艺对系统性能的影响并提出优化方案；完善GaAs基

21、64位CCD线阵与并行图像处理相结合的SiP集成。结合的SiP集成原型器件。3.项目总结验收。一、研究内容本项目的关键科学问题是采用全新的、具有原创性知识产权的技术线路，攻克具有更高灵敏度、更高信号噪声比、更高帧频、更宽光谱范围和更宽广动态范围的高端光电探测器、图像传感器、并行图像处置芯片、数据收集处置芯片及其它们在系统级芯片(SoC)或系统级封装水平上的集成技术，并研制出视觉集成芯片(SoC)和光电探测阵列集成封装系统(SiP)的原型。主要研究内容有：(1)在继续深切研究半导体ni-v族纳米器件结构中新物理现象的基础±,采用完全不同于雪崩倍增效应的、多种量子效应进一步提高新型光电探

22、测器的量子倍增效率，专门是研究在极弱光强下提高量子倍增效率的物理机制和器件结构，研制出具有更高灵敏度、更高信号噪声比、更宽光谱范围的高端光电探测器。在器件结构中合理配置量子阱、量子点等纳米结构，进一步扩展新型半导体光电探测器的光谱探测范围和响应率，研制用于高灵敏光谱仪中的高性能光电探测器线阵器件。攻克GaAs片上读出放大器件的核心技术，包括：研究实现GaAs基CCD器件片上电荷/电流转换和放大的物理原理：设计出独特的器件结构，使其在不增加额外的电路结构和工艺流程的情形下，既保证在极低功耗下实现电荷移位功能，又能在输出端完成电荷/电流转换和放大功能。(4)N条并行GaAs基CCD线阵器件的研制，

23、包括：N条并行GaAs基CCD线阵器件的电路设计和优化；研发GaAs基CCD线阵器件的全套集成工艺技术，包括分子束外延生长条件的优化，采用SiN薄膜隔离的三层金属布线工艺等;GaAs基CCD线阵器件管芯的数据收集测试装置。研发与CMOS图像传感面阵相配的大规模像素级并行图像处置芯片。包括：可编程视觉芯片的体系架构设计，使其具有可编程的局域化和广域化的大规模像素并行处置的功能，能高速实时地实现图像获取、低级图像处置和智能图像处置等；研究视觉芯片中简单有效的图像增强、信息提取、图像分析、目标识别和跟踪等操作算法，实现低级图像处置和智能图像处置同时，最大限度地降低信息处置单元电路复杂度，减小芯片面积

24、；研究视觉芯片中模拟数字混合电路和大规模像素级并行处置单元阵列电路，完成视觉芯片的电路设计、电路仿真、版图设计、验证方式、流片测试和优化研究工作。(6)研发与GaAs基CCD线阵相配的大规模像列并行图像处置芯片。包括：针对GaAs基CCD模拟输出信号的固有特征，研制带有暗电平(CLPOB)自动校正，相关双采样(CDS,correlateddoublesampling)降噪，可编程增益控制PGA(programmablegainamplifier),模数转换(A/D)和时钟驱动器等主要功能的图像处置芯片；GaAs基CCD线阵和图像处置芯片的连接测试，解决GaAs基CCD线阵和图像处置芯片的电路特性匹配问题，优化S1P级视觉系统的性能。研发与高性能光电探测器线阵相配的数据收集处置芯片和集成系统。包括：研究与高性能光电探测器线阵相配的读出电路的电荷处置能力、动态范围