数字逻辑第六章习题答案_第1页
数字逻辑第六章习题答案_第2页
数字逻辑第六章习题答案_第3页
数字逻辑第六章习题答案_第4页
数字逻辑第六章习题答案_第5页
已阅读5页,还剩18页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字逻辑第六章习题答案(2) 电路的状态表、状态图电路的状态表、状态图(3) 由状态图可知,该电路是一个三进制计数器。电由状态图可知,该电路是一个三进制计数器。电路中有一个多余状态路中有一个多余状态10,且存在,且存在“挂起挂起”现象。现象。2 分析图所示脉冲异步时序逻辑电路。分析图所示脉冲异步时序逻辑电路。 (1) 作出状态表和时间图;作出状态表和时间图; (2) 说明电路逻辑功能。说明电路逻辑功能。 解解(1)该电路是一个该电路是一个Moore型脉冲异步时序逻辑型脉冲异步时序逻辑电路电路,其输出即电路状态。激励函数表达式为其输出即电路状态。激励函数表达式为 (2) 电路的状态表电路的状态表

2、(3)时间图)时间图(4)由时间图可知,该电路是一个模)由时间图可知,该电路是一个模6计数器。计数器。3 分析图分析图5所示脉冲异步时序逻辑电路。所示脉冲异步时序逻辑电路。 (1) 作出状态表和状态图;作出状态表和状态图; (2) 说明电路逻辑功能说明电路逻辑功能。解解1)该电路是一个该电路是一个Moore型脉冲异步时序型脉冲异步时序逻辑电路逻辑电路,其输出函数其输出函数和激励函数表达式为和激励函数表达式为 (2)该电路的状态图、状态表)该电路的状态图、状态表(3)该电路是一个)该电路是一个“x1x2x3”序列检测器序列检测器。4 分析图分析图7所示脉冲异步时序电路,作出时间所示脉冲异步时序电

3、路,作出时间图并说明该电路逻辑功能。图并说明该电路逻辑功能。 解:(解:(1) 该电路是一个该电路是一个Moore型脉冲异步时序逻辑型脉冲异步时序逻辑电路电路,其输出即电路状态。激其输出即电路状态。激励函数表达式为励函数表达式为 (2)电路次态真值表)电路次态真值表(3)时间图)时间图(4)该电路是一个模)该电路是一个模4计数器。计数器。5 用用D触发器作为存储元件,设计一个脉冲异触发器作为存储元件,设计一个脉冲异步时序电路。该电路在输入端步时序电路。该电路在输入端x的脉冲作用的脉冲作用下,实现下,实现3位二进制减位二进制减1计数的功能,当电计数的功能,当电路状态为路状态为“000”时,在输入

4、脉冲作用下输时,在输入脉冲作用下输出端出端Z产生一个借位脉冲,平时产生一个借位脉冲,平时Z输出输出0。解:解:1)设状态变量用设状态变量用y2y1y0表示根据题意,表示根据题意,可作出三位二进制减可作出三位二进制减1计数器的状态转移表计数器的状态转移表2) 分析上表所示状态转移关系,可发现如下规律:分析上表所示状态转移关系,可发现如下规律: 最低位触发器的状态最低位触发器的状态y0只要输入端只要输入端x有脉冲出现便发生变化,即每来有脉冲出现便发生变化,即每来一个输入脉冲,触发器产生一次翻转。因此,可令该触发器时钟端信一个输入脉冲,触发器产生一次翻转。因此,可令该触发器时钟端信号号C0=x,输入

5、端信号,输入端信号= 00yD次低位触发器的状态次低位触发器的状态y1在在y0由由0变为变为1时发生变化,时发生变化,即即y0发生一次发生一次01的跳变,触发器产生一次翻转。的跳变,触发器产生一次翻转。因此,可令该触发器的时钟端信号因此,可令该触发器的时钟端信号C1=y0,输入端,输入端信号信号最高位触发器的状态最高位触发器的状态y2在在y1由由0变为变为1时发生变化,时发生变化,即即y1发生一次发生一次01的跳变,触发器产生一次翻转。的跳变,触发器产生一次翻转。因此,可令该触发器的时钟端信号因此,可令该触发器的时钟端信号C2=y1,输入端,输入端信号信号11yD 22yD (3)综合上述分析

6、结果,可得到三位二进制减)综合上述分析结果,可得到三位二进制减1计计数器的激励函数表达式为数器的激励函数表达式为 (4)根据所得激励函数表达式,可画出三位二进)根据所得激励函数表达式,可画出三位二进制减制减1计数器的逻辑电路图如图计数器的逻辑电路图如图9所示。所示。 6 用用T触发器作为存储元件,设计一个脉冲异步时序触发器作为存储元件,设计一个脉冲异步时序电路,该电路有两个输入电路,该电路有两个输入x1和和x2,一个输出,一个输出Z,当输入序列为当输入序列为“x1x1x2”时,在输出端时,在输出端Z产生产生一个脉冲,平时一个脉冲,平时Z输出为输出为0。 解解(1) 建立原始状态图和原始状态表建

7、立原始状态图和原始状态表 由题意可知,该电路有两个输入,一个输出。由由题意可知,该电路有两个输入,一个输出。由于要求输出为脉冲信号,所以,应将电路设计成于要求输出为脉冲信号,所以,应将电路设计成Mealy模型。设电路初始状态为模型。设电路初始状态为A,根据题意可作,根据题意可作出原始状态图如图出原始状态图如图10所示,原始状态表如表所示,原始状态表如表6所所示。示。 (2) 状态化简状态化简 表表6所示状态表已达最简。所示状态表已达最简。 (3) 状态编码状态编码 由于最简状态表中有三个状态,故需用两位二进制代码表由于最简状态表中有三个状态,故需用两位二进制代码表示。设状态变量为示。设状态变量

8、为y2、y1,根据相邻编码法原则,可令,根据相邻编码法原则,可令y2y1=00表示状态表示状态A, y2y1=01表示状态表示状态B, y2y1=11表示状态表示状态C,由此得到二进制状态表如表,由此得到二进制状态表如表7所示。所示。 (4) 确定激励函数和输出函数确定激励函数和输出函数 确定激励函数和输出函数时注意:确定激励函数和输出函数时注意: 对于多余状态对于多余状态y2y1=10和不允许输入和不允许输入x2x1=11,可作为无关条,可作为无关条件处理;件处理; 当输入当输入x2x1=00时,电路状态保持不变;时,电路状态保持不变; 由于触发器时钟信号作为激励函数处理,所以,可假定次态与

9、由于触发器时钟信号作为激励函数处理,所以,可假定次态与现态相同时,触发器时钟信号为现态相同时,触发器时钟信号为0,T端为端为d。 据此,可列出激励函数和输出函数真值表如表据此,可列出激励函数和输出函数真值表如表8所示。所示。 根据真值表画出激励函数和输出函数卡诺图根据真值表画出激励函数和输出函数卡诺图(略略),化简后可,化简后可得:得:(5) 画出逻辑电路图画出逻辑电路图 根据激励函数和输出函数表达式,可画出实现给定功能的逻根据激励函数和输出函数表达式,可画出实现给定功能的逻辑电路如图辑电路如图11所示。该电路存在无效状态所示。该电路存在无效状态10,但不会产生挂,但不会产生挂起现象,即具有自启动功能。起现象,即具有自启动功能。 7 试用与非门构成的基本试用与非门构成的基本R-S触发器设计一个触发器设计一个脉冲异步模脉冲异步模4加加1计数器。计数器。 解解(1) 设电路输入脉冲为设电路输入脉冲为x,状态变量为,状态变量为y1y0,其状态表如表其状态表如表9所示。所示。 (2) 根据状态表

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论