智能扫频仪的设计与实现

1、目 录1 绪论 11.1 课题研究的背景及意义 11.2 国内外研究现状 12 系统总体设计32.1 系统设计总体框图 32.2 系统主要模块功能概述33 主要模块硬件和软件设计 53.1 扫频信号发生器的设计5 方案选择53.1.2 DDS 芯片AD9850介绍 5 扫频信号发生器电路设计93.1.4 扫频信号发生器软件设计103.1.5 扫频信号发生器测试结果113.2 幅值和相位检测电路的设计12 方案选择123.2.2 幅值相位检测芯片AD8302简介143.2.3 幅值相位的检测电路设计163.2.4 幅值和相位检测电路的调试17 幅值和相位的测试结果173.3 控制及处理单元183

2、.3.1 单片机AT89C52介绍183.3.2 单片机外围电路设计203.3.3 单片机调试213.4 数据采集模块21 A/D转换芯片PCF8591的介绍21 I2C总线特性263.4.3 PCF8591应用电路26 数据采集软件设计27 数据采集电路测试结果283.5 显示模块293.5.1 LCD12864的主要性能介绍293.5.2 LCD12864与MCU的接口电路设计30 LCD12864程序设计313.5.4 LCD12864测试结果323.6 系统总调试334 辅助电路设计 355 结论 36附录 系统原理图37参考文献39致谢 41智能扫频仪的设计与实现摘 要扫频仪是测量网

3、络传输特性的仪器，在现代电子测量中占据着重要的地位。本系统着重分析了扫频仪的工作原理，提出一种基于DDS技术的扫频仪设计方案。此设计主要由扫频信号发生器、幅值和相位检测电路、控制和处理单元以及人机接口电路四个模块组成。其中扫频信号发生器采用DDS纯数字化方法，使其具有较快的频率转换时间、较高的频率分辨率、较低的相位噪声以及可编程控制的优点，其与幅值相位检测电路构成扫频检测系统，使扫频仪能够在全频范围内实现自动步进测量等测试要求。本系统采用AT89C52作为控制及处理单元，使用性价比较高的专用幅值相位检测芯片AD8302，配有液晶12864显示，使扫频仪具有调试方便，性能稳定，系统界面友好等优点

4、。关键词：扫频仪， DDS 技术，扫频信号发生器，幅值和相位检测Intelligent sweep generator meter design and implementationAbstractSweep generator is an instrument for measuring transmission characteristics of the ne- -t work. In this present system, the working principle of sweep generator were analysed emphatically,then a design

5、 scheme based on DDS technology were put forward. This de- -ign mainly includes the signal frequency, amplitude and phase detection circuit, control and processing unit and a human-machine interface and so on. And the sweep signal gen- -erator using DDS pure digital method, high frequency switching

6、time,high frequency r- -esolution and low phase noise, but also has programmable control advantages, coupled with the amplitude phase detection circuit, the frequency sweep meter can be adapted to a range of test requirements. The use of AT89C52 as a control and processing unit, using the integrated

7、 amplitude phase detection chip, equipped with LCD display, so that the f- -requency sweep meter has the advantages of simple design, convenient adjustment, sta- -ble performance. This paper introduces in detail the system hardware design and the so- -ftware design, the appendix on the part of the s

8、how.Keywords: sweep generator ,DDS technology, swept signal generator, amplitude and phase detection1 绪论11 课题研究的背景和意义在现代电子测量中，经常遇到系统网络阻抗特性及传输特性的测量问题，其中传输特性包括增益和衰减特性、幅频特性、相频特性1等。频率特征测性仪就是用来测量前述特性的仪器，简称扫频仪。它在现代电子测量中占据着重要的地位，为被测网络的的调整，校准以及故障的排除提供了极大的方便。我们使用的传统仪器如BT-4 型扫频仪大多是采用不同的电子元器件构成振荡器，显示部分也是用比较过时的

9、示波器，这种仪器体积大、稳定度差、精度不高、不易使用、价格高，而且不能显示相频特征，更不能对频率特性图进行保存和打印，不便于用户实际使用1。随着电子技术的飞速发展，目前市面了也出现了很多新型数字化扫频仪，有的性能非常好，技术指标也非常高。本课题要研制的是一种简易的智能化扫频仪，根据扫频仪的工作原理，提出了一种基于DDS 技术的扫频仪的设计方案。12 国内外研究现状过去，幅频特性的测量是用点频测量法进行的，通过开关及旋钮用手工的方法逐点测量，不仅效率低，而且精度不高，后改用扫频的方法进行测量。早期的扫频技术采用改变腔体结构从而改变LC回路电容来完成扫频信号源的产生，这种方法由于有可动部件而存在可

10、靠性不高的问题2。气候发展看YIG小球振荡及变容二极管等技术，不仅可靠性提高，而且频率稳定性以及精度都大大提高。目前国内外有许多生产扫频仪的厂家，他们的产品多种多样。美国安捷伦（agilent）公司研制的E8801A 矢量系统分析仪是一种高精度的仪器，它主要应用于对精密元器件的测量。这款仪器对速度和精度有非常高的要求。E8801A设置了多种功能，用户可以根据需要自由选择。它还具有很强的自测性能和自助工具，可以满足研发以及生产制造的要求。这款仪器有16 个单独的测试端，仪器内嵌有硬盘驱动器，还有一个鼠标接口。它的频率范围300KHz3GHz,扫频速度为35 us /点。德国研制的多功能系统检测仪

11、200，主要应用在一些线缆的测试上，如双绞线及同轴线，它的自动测试性能非常好，在短短25 秒内就能够实现测量，用户能够根据自己的需要选择不同的测试标准和电缆类型，测量频率可达200MHZ。它的内存很大，能够存储500 个测量值。这款仪器还有一个时域反射仪（TDR），能够测试线路的多种故障，检测各种连接错误并且能够分辨电缆。 德力DEVISER 研发制造的DS7710A/B 系统分析仪运用当前比较前沿的DDS 数字化频率合成技术，精度非常高，具有10Hz 的高分辨率，而且价格便宜。它内部使用PentiumCPU，控制与显示都是全数字化的2。这款仪器的性能、技术指标都非常高，目前主要用于CATV

12、及电子元器件的研发制造领域，得到了广大用户的认可。 它的频率范围：300KHz1300MHz，频率分辨率：100Hz。北京恒泰科贸有限公司研发的HT-1252 系列频率特性测试仪多数用于雷达、广播和电视、共用天线、有线电视放大器、发射接收仪器的扫频动态测试。这款仪器有一个大屏幕，界面非常清楚，方便用户观察并分析测量结果2。其HT-1252-I 频率特征测试仪，频率测试范围：5MHz1GHz，2 GHz2.8 GHz。2 系统总体设计21 系统设计总体框图本设计着重分析了扫频仪系统的特性，提出了一种基于DDS 技术的扫频仪的设计方案，并确立了扫频仪总体设计如下：根据扫频仪的基本工作原理，扫频仪的

13、总体方案包括五个部分，即扫频信号发生器模块，增益控制模块，幅度和相位检测模块，控制及数据处理单元模块（即CPU）以及人机接口模块（键盘及显示器）。系统的总体结构框图如图2.1所示：图2.1 系统总体结构框图22 系统主要模块功能概述扫频信号发生器是信号的频率随时间在一定范围内反复变化的正弦信号发生器，扫频信号发生器是一种信号激励装置，是扫频仪的核心部件。本设计中，采用DDS 芯片来产生频率、持续时间等均可控的稳定、平滑的正弦信号。DDS的全称是Direct Digital Frequency Synthesize，也就是直接数字频率合成。微电子技术的发展使直接数字频率合成技术也得到了快速的发展

14、。DDS是一种全数字化的频率合成器，主要由频率控制寄存器、正弦计算器、相位累加器和参考时钟等几个模块组成3。 增益和相位检测电路是为了检测被测网络两端的幅度比和相位差，再由A/D 转换器进行量化，最后由控制和数据处理单元进行处理。控制及数据处理单元主要实现逻辑控制、数据处理和人机交互三个主要功能，使用89C51 来控制整个系统协调工作。人机接口电路部分主要分为键盘输入和液晶显示，负责显示欢迎画面，系统需要输入的参数及测量结果并接受各种指令，以实现人对系统的控制。 本设计的主要特点在于基于DDS设计频率特性测试仪.DDS具备许多优点，如频率分辨率高、相对带宽宽、频率变换速度快、输出相位连续、可编

15、程和全数字化便于集成等，这些使它的应用越来越广泛4。它是实现设备全数字化的一个关键技术，广泛应用在电信与电子仪器领域。DDS 技术的一些优势是显而易见的，因此它是目前设计扫频信号发生器较为理想的一种方案。3 主要模块硬件和软件设计31 扫频信号发生器的设计 方案选择扫频信号发生器产生测试用的扫频信号，它是扫频仪系统的核心。传统的扫频信号发生器是利用电子元器件以各种不同的形式构成振荡器，其频率精度和稳定度都不高，而且工艺复杂，分辨率低。频率合成技术在电子设计中占有重要的地位。它的发展经历了三个阶段。首先被实际应用的技术是直接频率合成技术5。直接频率合成技术具备许多优点，如频率范围宽、转换时间短，

16、但是其硬件结构太复杂、设备庞大、成本高，而且难以采取有效措施抑制其输出的谐波、噪声以及寄生频率，因此本设计不采用此种方案。随后进入应用的是锁相频率合成技术。数字化锁相频率合成技术的形成是以数字化可编程分频器、数字化鉴相器等锁相环路部件的出现及它在锁相频率合成技术中的应用为标志的6。在不断借鉴和使用一些数字化技术产品如吞脉冲计数器、多模分频器、小数分频器的基础上，数字化锁相频率合成技术慢慢走向了成熟。锁相频率合成技术的优势是频率范围大，但它的劣势如频率转换时间长，难以达到很小的频率间隔等使它难以被广泛应用，因此本设计不采用这种方案。直接数字频率合成（DDS）技术带来了频率合成的第二次革命。直接数

17、字频率合成器（DDFS）具备许多优点，频率分辨率高、相对带宽宽、频率变换速度快、输相位连续、可编程和全数字化便于集成等，这些使它的应用越来越广泛。它是实现设备全数字化的一个关键技术，广泛应用在电信与电子仪器领域5。DDS 技术的一些优势是显而易见的，因此它是目前设计扫频信号发生器最理想的一种方案。3.1.2 DDS芯片AD9850介绍 DDS简介DDS的全称是Direct Digital Frequency Synthesize，也就是直接数字频率合成。微电子技术的发展使直接数字频率合成技术也得到了快速的发展。DDS是一种全数字化的频率合成器，主要由频率控制寄存器、正弦计算器、相位累加器和参考

18、时钟等几个模块组成7，它的基本结构框图见图3.1。图3.1 DDS基本结构框图图中参考时钟是一个稳定度非常高的晶体振荡器, DDS中各个部件通过晶体振荡器来实现同步运行。正弦查询表是一个存储器，里面存放着一个或多个完整周期的正弦波数据。相位累加器是由一个加法器和一个N位寄存器构成的，它是DDS整个系统最重要的部件8。正弦查询表含有正弦波一个周期的幅度信息, 每个地址对应正弦波的一个相位点。相位控制字与相位寄存器的逻辑和, 输入到正弦查询表对应的地址上。输入的地址相位信息经查询表被变换成正弦波的幅度信号,经过DAC变成模拟量。最后经通滤波器滤波,可得到一个频谱纯净的正弦波7。DDS有许多优点，如

19、频率分辨率高，频率转换时相位连续，频率转换速度快，能够输出宽带正交信号，输出的相位干扰低，能够产生任意波形，对参考频率源的相位有降噪作用，全数字化实现等。AD9850是一个采用了先进DDS技术的高集成度芯片。可产生一个非常纯净的、频率和相位振幅可编程的正弦波信号输出。AD9850的高速度DDS内核，加上它内部集成了一个性能非常好的模数转换器，能够产生模拟的、可变频率的正弦波，并且可产生的最高频率达62.5MHZ7，它的技术指标能够完全满足系统设计的要求。AD9850 具有频率范围宽的优点，性能优越，价格便宜，而且它的数据传输可以使用串行模式，节省了I/O口资源，因此采用AD9850 来设计扫频

20、信号源。3.1.2.2 DDS芯片AD9850随着数字技术的飞速发展，用数字控制方法从一个参考频率源产生多种频率的技术，即直接数字频率合成（DDS）技术异军突起。美国AD公司推出的高集成度频率合成器AD9850便是采用DDS技术的典型产品之一9。AD9850采用CMOS工艺，其功耗在3.3V左右。在供电时仅为155mW,扩展工业级温度范围为-4080，采用28脚SSOP表面封装形式。AD9850的引脚排列如图3.2所示：图3.2 AD9850 引脚图 图3.3中层虚线内是一个完整的可编程DDS系统，外层虚线内包含了AD9850的主要组成部分。图3.4为其组成结构框图。图3.3 AD9850组成

21、原理 AD9850内含可编程DDS系统和高速比较器，能实现全数字编程控制的频率合成。可编程DDS系统的核心是相位累加器，它由一个加法器和一个N位相位寄存器组成，N一般为2432.每来一个外部参考时钟，相位寄存器便以补偿M递加8。相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字幅度信息，每一个地址对应正弦波中0° 360°范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模式量。相位寄存器美国2N/M个外部参考时钟后返回到初始状态一次，相应地，正弦查询表每消费一个循环也回到初始位置，从而使整个D

22、DS系统输出一个正弦波。输出的正弦波周期T0 = Tc2N/M，频率fout = Mfc/2N,Tc、fc分别为外部参考时钟的周期和频率9。AD9850采用32为的相位累加器将信号截断成14为输入到正弦查询表，查询表的输出再被截断成10位后输入到DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻Rset调节，调节关系为Iset = 32（1.148V/Rset），Rset的典型值为3,。9K。将DAC的输出经低通滤波后接到AD9850内部的高速比较器上即可直接输出一个抖动很小的方波。AD9850在接上精密时钟源和写入频率相位控制字之后就可产生一个频率和相位都可编程控制的模

23、拟正弦波输出，此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。在125MHZ的时钟下，32位的频率控制字可使AD9850输出频率分辨率达0.0291HZ，并具有5位相位控制位，而且允许相位按增量180°，45°，90°，22.5°，11.25°或这些值的组合进行调整9。图3.4 AD9850内部结构3.1.2.3 AD9850的控制字与控制时序 AD9850有40位控制字，32位用于频率控制，5位用于相位控制。1位用于电源休眠控制，2位用于选择工作方式。这40位控制字可通过并行方式或串行方式输入到AD9850，在并行装入方式中，

24、通过8位总线D0D7将数据输入到寄存器，在重复5次之后再在FQ_UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器，同时把地址指针复位到第一个输入寄存器10。接着在W_CLK的上升沿装入8位数据，并把指针指向下一个输入寄存器，连续5个W_CLK上升沿后，W_CLK的边沿就不再起作用，直到复位信号或FQ_UD上升沿把地址指针复位到第一个寄存器。在串行输入方式，W_CLK上升沿把25引脚的一位数据串行一如，当移动40为后，用一个FQ_UD脉冲即可更新输出频率和相位11。图3.5为串行输入时控制时序图。图3.5 控制字串行输入时时序图 AD9850 的复位信号为高电平有效，且脉冲宽度不小于

25、5个参考时钟周期。AD9850的参考时钟频率一般远高于单片机的时钟频率，因此AD9850的复位端可与单片机的复位端直接相连。3.1.3 扫频信号发生器电路设计如图3.6所示，该模块设计成串行和并行皆可的方式，方便调试的时候用。其中AD9850 的频率更新控制线（FQ_UD）与51单片机 的P3.0IO 口相连，AD9850 的复位信号控制线（RESET）与51单片机 的P3.1IO 口连接，AD9850 的写时钟控制线（W_CLK）要与51单片机 的P3.2IO 口连接。选择串行方式时，AD9850的数据线D0D7只需D7与51单片机P2.7 IO口连接；当选择并行时，AD9850的数据线D0

26、D7需与51单片机的P2.0P2.7 连接。图3.6 AD9850外围电路3.1.4 扫频信号发生器软件设计用AD9850实现扫频信号发生器就是通过依次变换频率调整字，即修改频率调整字寄存器中的数值，从而输出各个频率的正弦波。本系统要求扫频信号发生器发出10HZ10MHZ的等幅正弦波，步进为10HZ。图3.8是控制AD9850实现上述功能的主要程序设流程图。图3.7 AD9850扫频程序流程图3.1.5 AD9850测试结果根据任务书的指标，应对DDS信号发生器在10HZ10MHZ频率范围内进行测试。表3.1是其测试数据，图3.9是其产生的波形图。从测试结果可看出，AD9850能产生比较稳定的

27、正弦波，但随着频率的增加，幅度会逐渐减小。因10MHZ以内，幅值变化不大，无需对其幅值进行增益。表3.1 AD9850测试数据频率（HZ）峰峰值（v）频率（kHZ）峰峰值（mv）频率（MHZ）峰峰值（v）频率(MHZ）峰峰值（mv）101.07101.0711.0758941001.071001.0721.03779210001.079001.0740.93610697a. 10k波形图 b. 100k波形图c. 1MH波形图 d. 5M波形图e. 7M波形图 f. 10M波形图图3.8 DDS波形图32 幅值和相位检测电路的设计3.2.1 方案选择对增益和相位的检测，我们拟定出两种方案。方案

28、一：搭建模拟电路分别检测幅度和相位。测量系统两端的幅度值。由于扫频源输出的是交流信号，所以需要分别加峰值检波电路检出峰值，再用ADC 将模拟信号转化成数字信号，最后由处理器对信号进行处理。峰值检波器由“运放”和检波二极管构成12。信号源输出的信号要加上一个幅度控制电路，以满足对不同系统进行测量的信号幅度要求10。幅频特性测试原理框图如图3.9所示。图3.9 幅值特性测试原理框图相频特性测试电路(框图如图3.10)由两个过零比较器、鉴相器、低通滤波器和A/D转换器构成。两个比较器由“运放”构成，分别将系统的输入、输出正弦信号转换为数字化信号13。通过鉴相器检测出系统输入、输出信号的相位差信号，经

29、过低通滤波器滤波得到系统的相移信号，送至ADC 进行模数转换成数字化量，再送到微控制器进行处理。图3.10 相频特性测试系统框图采用这种方法需要将峰值检波器，比较器等做到尽量匹配，否则会影响测量的精度。由于设计模拟电路的经验不足，同时峰值检波芯片和鉴相器等芯片价格较贵，并不能达到最优设计，因此不采用这种方法进行检波和鉴相。方案二：采用专用的增益相位检测器件。使用专用的增益相位检测器件，能大大方便我们的系统设计。通过查阅相关资料，发现有一款专用增益相位检测器件AD8302。AD8302 是AD 公司研发制造的单片集成电路，用于RF/IF 幅度和相位测量。它主要由精密匹配的两个宽带对数检波器、输出

30、放大器组、一个相位检波器、一个偏置单元和一个输出参考电压缓冲器等部分构成14。它能同时测量从低频到2.7GHz 频率范围内的两输入信号之间的幅度比和相位差11。通过两个宽带对数检波器，AD8302 使幅度测量范围可达60dB，独立的相位检测器可检测范围能够达180°，输入信号范围为-60dBm0dBm(50 系统)。AD8302 的这些性能指标能够完全满足系统的设计，而且测量精度高，因此我们采用专用增益相位检测器件AD8302 进行增益和相位的检测。3.2.2 幅值相位检测芯片AD8302简介3.2.2.1 AD8302的特点及功能AD8302 是ADI 公司于2001 年10 月推

31、出的首款单片集成电路，可用于RF/ IF 幅度和相位测量。它主要由两个精密匹配的宽带对数检波器、输出放大器组、一个相位检波器、一个输出参考电压缓冲器和一个偏置单元构成14。图3.11 所示AD8302 的功能结构框图。图3.11 AD8302 功能结构框图AD8302 具有以下主要特点: 能够测量幅度和相位，测量频率范围：低频到 2. 7GHz 50 系统时, 它的输入范围为-62dBm-2dBm 幅度测量比例系数可精确到30mV/dB，精确典型值小于0.5dB 相位测量比例系数可精确到10mV/度，精确典型值小于1 度 该器件在使用时，具有测量、控制和电平比较三种工作方式 稳定的基准电压偏置

32、输出：1.8V 视频带宽输出：30MHz 单电源供电，供电电压：2.75.5V 14 引脚TSSOP 封装3.2.2.2 AD8302的幅值和相位测量原理AD8302 主要是基于对数放大器的对数压缩功能来进行幅度和相位测量的，它的一般数学表达式为：VOUT= VSLPlog(VIN/VZ)，其中，VSLP 为斜率，VIN 为输入电压，VZ 为截距。AD8302 正是利用以上对数放大器的对数压缩原理，并通过精密匹配的两个宽带对数检波器来测量两输入通道信号的幅度和相位,能够通过以下方程式来表示15：VMAG= VSLPlog(VINA/VINB) VPHS = V(VINA) - (VINB) 公

33、式（3.1）其中，VMAG 为幅度比较输出，VSLP 为斜率，VINA 和 VINB 分别为 A、B 两通道的输入信号幅度；VPHS 为相位比较输出，V 为斜率，(VINA)和(VINB) 分别为 A、B 两通道的输入信号相位。3.2.2.3 AD8302的测量工作模式AD8302 幅度和相位测量芯片有三种工作方式，分别为测量、控制和电平比较，但它主要的功能是测量幅度和相位16。图5-4 所示为AD8302 的测量模式连接电路。VMAG 和VPHS是芯片输出管脚，MSET 和PSET 是芯片反馈设置输入管脚，测量模式下，当VMAG与MSET、VPHS 与PSET 分别直接相连时，芯片的将工作在

34、默认的斜率和中心点上 (精确幅度测量比例系数为30mV/dB，精确相位测量比例系数为10mV/度)。图3.12 测量模式下AD8302的基本外围电路在测量模式下，我们能够通过管脚MSET 和PSET 的分压来改变电路的工作斜率和中心点。通常，在低频条件下，我们能够通过公式（3.2）表示对幅度和相位的测量公式：VMAG= RFISLPlog(VINA/VINB) + VCP VPHS= - RFI( | (VINA) -(VINB) | - 90°) +VCP 公式（3.2）在幅度测量方程式中，RFISLP 代表斜率，值为30mV/dB，在中心点900mV 处，它增益为0dB，输出电压

35、范围为01.8V 时，可表示-30dB+30dB 的增益范围；而在相位测量方程中，RFI 代表的斜率值为10mV/度, 在中心点900mV 处，它的相位为90 度,01.8V 的输出电压范围，可表示0180 度的相位范围。图3.13 表示默认测量模式下的幅度和相位的理想输出特征曲线17。图3.13 测量模式下幅值和相位的理想特性曲线3.2.3 AD8302对幅值相位的检测电路设计 AD8302 的外围电路如图3.14所示，MFLT 和PFLT 引脚分别为增益和相位电压输出的低通滤波引脚，通常在这两个引脚加滤波电容，本系统中采用0.01uF 的滤波电容。COMM 为器件公共引脚，连接到地。引脚O

36、FSA 和OFSB 加电容接地能够设置偏移补偿滤波器角点和提供输入退耦。INPA 和INPB 是两路信号输入引脚，必须被交流耦合。VMAG 和VPHS 直接跟芯片反馈设置输入管脚MSET 和PSET 相连，因此芯片工作在默认的斜率和中心点上18。在进行测量时，有两个问题。第一个问题是AD8302 的两输入信号的功率必须要保证在-60dBm0dBm(50 系统)，输入信号太小不能有效检测出结果，输入信号太大可能会损坏器件。因此需加增益控制电路来控制两路信号的增益。第二个问题是AD8302只能检测出相位差的数值，但不能判断哪路超前哪路，因此需要加一个极性判断电路。图3.14 AD8302的幅值相位

37、检测电路3.2.4 AD8302幅值相位检测电路调试对于幅度和相位检测电路的测试，采用两台函数信号发生器和示波器完成。函数信号发生器产生两路正弦信号，其频率和幅度可以任意改变。采取的测试方法是：两路信号频率保持一致，固定频率下，用万用表分别测量两路信号的幅度，计算出此频率下电路的幅值差，逐个频率测量，最后将测量值与理论值作比较。因缺乏相位检测仪器，只能测幅值特性19。从测试结果中发现测量值与理论值相差较大，表现为测量值不稳定，受干扰较严重，采取以下几种方法进行修正：（1） 采用稳压电源，使供电系统稳定，减少电源噪声干扰和磁场干扰（2） 在与芯片供电的电源线中并联几级电容进行滤波，减少干扰（3）

38、 增大接地面积，可减少干扰采取上述方案修正电路测试后，测试结果接近理论结果。3.2.5 AD8302对幅值和相位的测试结果在不断调试和修正后，其最终测试结果如表3.2所示。表3.2 幅值测试电路测试结果频率（kHZ）A路幅值（V）B路幅值（V）幅值差（mv）理论幅值差（mv）10.51.0907891101109129001001.51093590510002.01.094790920000.51.0885891400011.092390050001.51.0953905从测试结果看，理论与实际测量值有一定的误差，但基本能完成检波功能。33 控制及处理单元3.3.1 单片机AT89C52介绍单

39、片机是一种集成电路芯片，采用超大规模技术把具有数据处理能力（如算术运算、逻辑运算、数据传送、中断处理）的微处理器（CPU），随机存取数据储存器（RAM），只读程序存储器（ROM），输入输出电路（I/O口），可能还包括定时计数器，串行通信口（SCI），显示驱动电路（LCD或LED驱动电路），脉宽调制电路（PWM），模拟多路转换器及A/D转换器等电路集成到一块单块芯片上，构成一个最小而完善的计算机系统12。这些电路能在软件的控制下准确、迅速、高效地完成程序设计者事先规定的任务。3.3.1.1 单片机的应用单片机广泛应用于仪器仪表、家用电器、应用设备、航空航天、专用设备智能化管理及过程控制等领域。单

40、片机具有体积小、功耗低、控制能力强、扩展灵活、微型化和使用方便等优点，广泛应用于仪器仪表中，结合不同类型的传感器，可实现诸如电压、功率、效率、湿度、温度、流量、速度等物理量的测量18。采用单片机控制使得仪器仪表数字化、智能化、微型化，且功能比起采用电子或数字电路更加强大。例如精密的测量设备（功率计，示波器，各种分析仪）。3.3.1.2 89C52单片机引脚介绍89C52单片机为51系列单片机，同样是采用40引脚双列直插式封装（DIP），有4个并行口共32根引脚，分别作为地址线、数据线和I/O线；2根电源线；2根时钟震荡电路引脚和4根控制线14。89C52单片机是高性能的单片机，因受到引脚数目的

41、限制，所以很多引脚具有第二功能，各引脚功能说明如下：（1）电源引脚Vcc和Vss Vss：接地端，Vcc： 芯片+5V电源端（2）时钟信号引脚XTAL1和XTAL2 XTAL1、XTAL2：当使用单片机内部震荡电路时，用来外接石英浸提和微调电容，XTAL1是内部震荡电路反相放大器的输入端，XTAL2是片内震荡电路反相放大器的输出端，震荡电路的频率就是晶体本身固有的频率。当使用外部时钟时，XTAL1接地，XTAL2接外部时钟信号源。（3）并行I/O端口P0、P1、P2、P3 P0口（P0.0P0.7）：P0口是一个8位双向I/O口（需外接上拉电阻）。在访问外部存储器时，分别提供低8位地址线和8位

42、双向数据线。P0口先输出片外存储器的8位地址并锁存在地址锁存器中，然后在输入或输出数据。 P1口（P1.0P1.7）：P1口是一个内部带有上拉电阻的8位准双向I/O端口。P1口智能作为一般的I/O口使用。P2口（P2.0P2.7）：P2口是一个内部带有上拉电阻的8为准双向I/O端口。在访问外部ROM或外部RAM时，输出高8位地址，与P0口提供的8位地地址一起组成16位地址总线。P0口和口用作数据/地址线后，不能作为通用I/O口使用。P3口（P3.0P3.7）：P3口是一个内部带上拉电阻的8位准双向I/O端口，在系统中8个引脚都有各自的第二功能20。3.3.1.3 89C52单片机中央处理器 单

43、片机的内部最核心的部分是CPU，它是单片机的大脑和心脏。CPU的主要功能是产生各种控制信号、以控制存储器、输入/输出端口的数据传送、数据的算术运算和逻辑运算以及位操作处理等。它的功能科分为运算器和控制器两种。3.3.1.4 89C52单片机存储器89C52单片机中共有256个RAM单元，包括低128个单元（地址为00H7FH）的内部RAM区和高128位（地址为80HFFH）的特殊功能寄存器区。89C52单片机还有4KB的内部ROM，用于存放程序或表格，称为程序存储器。3.3.1.5 89C52单片机中断系统89C52单片机的中断功能比较强，有5个中断单元，其中外部中断2个，定时器中断2个，串行

44、中断2个，有2个中断优先级。中断控制电路主要包括由于中断控制的寄存器;定时器控制寄存器TCON，串行口控制寄存器SCON，中断允许控制寄存器IE，中断优先级控制寄存器IP等。3.3.1,6 89C52单片机时钟及复位 单片机的时钟信号用来提供单片机片内各种微操作的时间基准，复位操作则使单片机的片内电路初始化，使单片机从一种确定的初态开始运行。（1）时钟电路89C52单片机时钟信号通常用两种电路形式得到：内部振荡方式和外部振荡方式。在引脚XTAL1和XTAL2外接晶体振荡器（简称晶振）或陶瓷谐振器，就是构成了内部振荡方式。内部振荡方式所得的时钟信号比较稳定，实用电路中使用较多。 外部振荡方式是把

45、外部已有的时钟信号引入单片机内。这种方式适宜用来是单片机时钟与外部信号保持同步。（2）复位电路 当MCS-51系列单片机的复位引脚RST（全称RESET）出现2个机器周期以上的高电平时，单片机就执行复位操作。如果RST持续为高电平，单片机就处于循环复位状态。 上电复位要求接通电源后，自动实现复位操作。 上电或开关复位要求电源接通后，单片机自动复位，并且在单片机运行期间，用开关操作也能使单片机复位。3.3.2 单片机外围电路设计单片机外围电路设计如图3.15所示：图3.15 单片机外围电路设计3.3.3 单片机调试 用图3.15所示的电路的P1口调试流水灯，流水灯正常工作，复位键也正常工作。34

46、 数据采集模块3.4.1 A/D转换芯片PCF8591的介绍PCF8591是一个单片集成、单独供电、低功耗、8-bit CMOS数据获取器件。PCF8591具有4个模拟输入、1个模拟输出和1个串行I2C总线接口。PCF8591的3个地址引脚A0, A1和A2可用于硬件地址编程，允许在同个I2C总线上接入8个PCF8591器件，而无需额外的硬件。在PCF8591器件上输入输出的地址、控制和数据信号都是通过双线双向I2C总线以串行的方式进行传输20。图3.16为PCF8591的功能结构框图。图3.16 PCF8591内部框图PCF8591主要具有以下特点：（1） 单电源供电（2） 工作电压：2.5

47、V6V（3） 待机电流低（4） I2C总线串行输入/输出（5） 通过3个硬件地址引脚编址（6） 采样速率取决于I2C总线速度（7） 4个模拟输入可编程为单端或差分输入（8） 自动增量通道选择（9） 模拟电压范围：VssVDD（10） 片上跟踪与保持电路（11） 8位逐次逼近式A/D转换（12） 带一个模拟输出的乘法DACPCF8591器件功能包括多路复用模拟输入、片上跟踪和保持功能、8位模拟转换和8位数模拟转换。最大速率取决于I2C总线的最高速率。本系统只需用到A/D转换。3.4.1.1 PCF8591的A/D转换A/D转换器采用逐次逼近转换技术。在A/D转换周期将临时使用片上的D/A转换器和

48、高增益比较器。一个A/D转换周期总是开始于发送一个有效读模式地址给PCF8591之后22。A/D转换周期在应答时钟脉冲的后沿被触发，并在传输前一次转换结果时执行（详见图3.17）。一旦一个转换周期被触发，所选通道的输入电压采样将保存到芯片并被转换为对应的8位二进制码。取自差分输入的采样将被转换为8位二进制补码。（见图3.20和图3.21）转换结果被保存在ADC数据寄存器等待传输。如果自动增量标志被置1，将选择下一个通道。在度周期传输的第一个字节包含前一次读周期的转换结果代码。以上复位后读取的第一个字节是0x80。I2C总线协议的读周期如图3.20所示。图3.17 A/D转换顺序图3.18 单端

49、输入时A/D转换特性图3.19 差分输入的A/D转换特性3.4.1.2 PCF8591的参考电压对于A/D转换，稳定的参考电压和电源电压必须提供给电阻分压电路（引脚VREF和AGND）。AGND引脚必须连接到系统模拟地，并应该有一个参考VSS的直流偏置。A/D转换器也可以用作一个或两个象限的模拟除法。模拟输入电压除以参考电压。其结果被转化为二进制码。在这种应用中，用户必须保持在转换周期内参考电压稳定。3.4.2 I2C总线特性I2C总线是不同的IC或某爱之间的双向两线通信。这两条线是串行数据线（SDA）和串行时钟线（SCL）。这两条线必须通过上拉电路连接至正电源。数据传输只能在总线不忙时启动1

50、5。3.4.4.1 位传输一个数据位在每一个时钟脉冲期间传输。SDA线上的数据必须在时钟脉冲的高电压期间保持稳定。这个期间数据线上的改变将被当做控制信号。图3.20 位传输3.4.2.1 开始或停止条件数据和时钟线在不忙时保持高电平。在时钟为高电平时，数据线上的一个由高到低的变化被定义为开始条件。时钟为高电平时，数据线上的一个由低到高的变化被定义为停止条件23。图3.21 开始和停止条件协议3.4.2.2 系统配置产生信息的器件被称作“发送机”，接收信息的器件称作“接收机”。控制信息的器件称作“主机”，被控制的器件称作“从机”。图3.22 系统配置3.4.2.3 应答在开始和停止条件之间从发送

51、机传输到接收机的数据字节数十没有限制的。每个8位数据字节之后紧跟着一个应答位。应答位是由发送机放在总线的一个高电平，而主机也产生一个额外的与应答有关的时钟脉冲。地址匹配的从接收机必须在接收每个字节后产生一个应答。而主机在接收到每个已经被从发送机终止的字节后必须产生一个应答。在应答时钟脉冲期间，应答器件必须将SDA线拉低，因此在应答相应的时钟脉冲的高电平期间，SDA线必须保持稳定的低电平。在由从机终止最后一个字节，主接收机必须通过产生一个低电平应答向发送机发出一个数据结束信号，这样发送机必须将数据线拉高以允许主机产生停止条件24。图3.23 I2C应答3.4.2.4 I2C总线协议在开始条件后一

52、个有效的硬件地址必须发送至PCF8591。读/写定义了以后单个或者多个字节数据传输的方向。开始条件、停止条件和应答位的格式和定时参考I2C总线特性。在写模式，数据传输通过发送下一个数据传输的停止条件或开始条件来结束24。图3.24 读模式的总线协议 ，A/D转换3.4.3 PCF8591应用电路图3.25 PCF8591应用电路PCF8591采用的是I2C总线接口，可以减少如ADC0809，ADC0804等A/D转换芯片占用单片机占用过多I/O的情况，但同时也会使采集速度降低，但依然满足本系统设计的采集速度要求。图中输入端未用时必须连接至VSS或VDD。模拟输入也可以连接至AGND或VREF。

53、为了防止额外的地线和电源噪声，减小数字信号对模拟信号路径的干扰，详细布置了PCB。3.4.4 数据采集软件设计Pcf8591数据采集部分软件流程图如图3.26所示：图 3.26 数据采集程序流程图 PCF8591的数据采集程序涉及到I2C协议，由时序图确定其程序流程图如图3.27所示。a. 启动总线 b.字节接收函数图3.27 I2C总线协议流程图3.4.5 数据采集电路测试结果 本系统需要采集两路数据，应使用多路采集，采用了第0路和第4路采集数据，分别测试两路电位器在变化中的电压与数字电压表实际测得的电压是否相符。其测量结果如图3.28所示。图3.28 pcf8591测量结果35 显示模块 本系统采用12864作为显示模块。该液晶具有体积小，功耗低，显示内容丰富等特点。3.5.1 LCD12864的主要性能 128