第3章-逻辑门电路

1、3逻辑门电路3.1 MOS逻辑门电路求下列情况下TTL逻辑门的扇出数：(1)74LS门驱动同类门；(2)74LS门驱动74ALS 系列TTL门。解：首先分别求出拉电流工作时的扇出数Nsi和灌电流工作时的扇出数Nol,两者中的最小 值即为扇岀数。从附录A可查得74LS系列电流参数的数值为IOn=0.4mA, IOi=8niA, I1HIL=0.4mA；74ALS系列输入电流参数的数值为Im=0.02mA, Iil=On】A,其实省略了表示电流流向的符 号。(1) 根据(3.1.4)和式(3.1.5)计算扇出数74LS系列驱动同类门时，输岀为髙电平的扇出数=g = 20I 0.02/A输出为低电平

2、的扇出数 N。产孕= = = 20 OAmA所以，74LS系列驱动同类门时的扇出数N。为20。(2) 同理可计算岀74LS系列驱动74ALS系列时，有OAmA0.02mA=20SmAOAniA=80所以，74LS系列驱动74ALS系列时的扇出数No为20。已知图题所示各MOSFET管的|岭| =2V,忽略电阻上的压降，试确泄其工作 状态(导通或截止)。解：图题3.1.4 (a)和(c)的N沟道增强型MOS,图题3.1.4 (b)和(d)为P沟道增强型MOSo N沟道增强型MOS管得开启电压Vt为正。当匕时，MOS管处于截止状态：当VgsPY"且怯鼻(临s Vt)时，MOS管处于饱和导

3、通状态。对于图题3.1.4 (a), VS=5V, vD5=5V,可以判断该MOS管处于饱和导通状态。对于图题HI 霸 3. 1.43.1.4(c), Vcs =OV<Vt,所以MOS管处于截止状态。P沟道增强型MOS管得开启电压Vt为负。当么>Vt时，MOS管处于截I匕状态；当 W VT,且( V；.s. VT)时，MOS管处于饱和导通状态。对于图题3.4 (b),=0V> -2V,该MOS管处于截止状态。对于图题3.1.4(d), % =-5V, VGS = -5V,可以判断 该MOS管处于饱和导通状态。为什么说74HC系列CMOS与非门在+ 5V电源工作时，输入端在以下

4、四种接法下都 属于逻辑0： (1)输入端接地：(2)输入端低于1.5V的电源；(3)输入端同类与非门的输 出低电压0.1V； (4)输入端接10kQ的电阻到地。解：对于74HC系列CMOS I' J电路来说，输岀和输入低电平的标准电压值为：Vol=0.1V,Vil=1.5Vo 因此,有：(1) v, =0<Vil=1.5V,属于逻辑 0。(2) < 1.5V=V1L,属于逻辑 0。(3) 勺=0.1VVVil=1.5V,属于逻辑 0。(4) 由于CMOS管得栅极电流非常小，通常小于1UA,在10kQ电阻上产生的压降 小于10mV即vz <0.01V<Vil=1.

5、5V,故亦属于逻辑0。3.1.6 试分析图题所示的电路，写出其逻辑表达式，说明它是说明逻辑电路？解：该电路由两部分组成，如图题所示，细线左边为一级与非门，虚线右边组成与或 非门，苴中Tin和T2N并联实现与功能，两者再与Tsn串联实现或功能。与非门的输岀 X=ABO与或非门的输出L为L = (A + B)X =(A + B)AB = AB + AB = A(3B该电路实现同或功能。图卷1 1.63.1.7 求图题3.7所示电路的输出逻辑表达式。解：图题所示电路中，厶=殛厶=万乙厶=万厶实现与功能，即厶4 =厶厶厶,而L = LE,所以输岀逻辑表达式为厶=AB BC D E.45 V用三个漏极开

6、路与非门74HC03和一个TTL与非门74LS00实现图题3.7所示的电 路，已知CMOS管截止时的漏电流IoZ=5uA,试讣算Rpmun)和Rp-maxlo解：第一级的两个与非门和一个非门用漏极开路与非门74HC03组成，第二级的与非门用 TTL与非门74LS00实现。从附录 A 査得 74HC 系列的参数为:VoL(max>=0.33V,IoL(max>=4 诅，VoH(min)=3.84V; 74LS 系列的参数为:IlLiniax)=0.4mA, IlH(max,=0.02mAo因为三个漏极开路门的公共上拉电阻Rp的下端74LS00的一个输入端，即：在灌电流情况下，求出Rp

7、的最小值：陥m = %一曲=日遅 1.3kG1 ddz (4-0.4)曲在拉电流情况下，求岀Rp的最大值(5-3.84) VV -VR p(max)yDD FO/(min>厂ai r=P 33 1灯 2OZ(toml) + hntotal)(°°°5 x 3 + 002)tA 3.1.9 图题319表示三态门作总线传输的示意图，图中n个三态门的输出接数据传输总线,Dh 6、为数据输入端，CSh cs2.、CSj为片选信号输入端。试问：(1) CS信号如何进行控制，以便数拯D|、D2. D”通过该总线进行正常传输；(2) CS信号能 否有两个或两个以上同时有效

8、？如果CS岀现两个或两个以上有效,可能发生什么情况？(3)如果CS信号均无效，总线处在什么状态？解：(1)根据图题可知，片选信号CSH CS2.CS,为髙电平有效，当CS产1时， 第i个三态门被选中，其输入数据被送到数据传输总线上。根据数据传输的速度，分时地给 CSh CS2、CSj端以正脉冲信号，使其相应的三态门的输出数据能分时地到达总线上。(2) CS信号不能有两个或两个以上同时有效，否则两个不同的信号将在总线上发生冲 突。即总线不能同时既为0又为1。(3) 如果所有CS信号均无效，总线处于高阻状态。某厂生产的双互补对及反相器(4007 )引出端如图题所示，试分别连接：(1)三个反相器:(

9、2)三输入端或非门；(3)三输入端与非门;(4)或与非门厶= C(4 + B)：(5)传输门(一个非门控制两个传输门分时传送)。解：(1)三个反相器将图题所示电路按下列方式连接，可以得到三个反相器. 8、13相连，6端为输入，8端为输出，14端接Vdd, 7端接地: 1、5相连，3端为输入，5端为输出，2端接Vdd, 4端接地： 10端为输入，12端为输出，11端接Vdd，9端接地。(2)三输入端或非门电路图如图题解3.1.10 (a)所示。(3) 三输入端与非门电路图如图题解3.1.10 (b)所示。或与非门电路图如图题解3.1.10 (c)所示。(d)图炉3.1. 续(5)传输门电路图如图

10、题解3.1.10 (d)所示，由6端输入的信号控制TG】、TG2、分时传送数据。6端 接低电平时，TGi、导通，2端得数据传送到12端：6端接高电平时，T6导通，4端得数 拯传送到12端。试分析图题所示某CMOS器件的电路，写出其逻辑表达式，说明它是什么逻辑电路。图題3】.H解：电路由两个输入反相器、一个输出反相器、一个传输门Tz、和6构成的电路组 成。传输门由B和鸟控制，当B=0时传输门导通，当B=1时传输门截止。Th T2.和T3构成电路的工作状态由&控制，当了 =1时口、T3均截止，Tr 6、和T3构成的电路不工 作：当B=0时T3均导通，Th T2和T3构成的电路工作.并且起反

11、相作用，其输出等J* Ao综上所述，当B=0时，Th T2、和T3构成的电路不工作，传输门导通，输岀L=A：当B=1 时口、T2、和T3构成的电路工作，传输门截止，输出L = AO列岀真值表如表题解3.1.11 所示。其逻辑表达式L = AB + AB = AB,故电路为异或门电路。试分析图题所示的CMOS电路，说明它们的逻辑功能。解：对于图题3.1.12 (a)所示的CMOS电路，当丽=0时，T”和均导通，丁円和(C)(d)图 02构成的的反相器正常工作，L = A：当EN= 1时，Tp?和Tn2均截止，无论A为高电平 还是低电平，输出端均为髙阻状态，其真值表如表题解所示，该电路是低电平使能

12、三 态非门，其表示符号如图题解3.1.12 (a)所示。图题3.1.12 (b)所示的CMOS电路,丽=0时,Tp2导通,或非门打开，Tpi和Tni构成的反相器正常工作，L=A：当丽=1时，皿截止，或非门输岀低电平，使Tn】截止，输岀端 处于髙阻状态，该电路是低电平使能三态缓冲器，其标示符号如图题解3.1.12 (b)所示。同理可以分析图题3.1.12 (c)和图题3.1.12 (d)所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平便能三态非门，其标示符号分别如图题解3.1.12 (c)和图题解3丄12(d)所示。丽AL0010101XMil. 12试分析图题33所示传输门的电路，写

13、出其逻辑表达式，说明它是说明逻辑电路。解：对于图题所示的电路，输入信号A作为传输门的控制信号，输入信号B通过传 输门与输出L相连。当A=0时，传输门TGi导通，TG?断开，L=B；当A=1时，传输门TGi断开，TG2导通，厶=瓦 英真值表如表题解所示，该电路实现异或功能，L = A®B.tM3.l.13A:BTGiTG>h00斯开ft01导過开110导迪111厶寻通0由CMOS传输门构成的电路如图题所示，试列出其真值表，说明该电路的逻 辑功能。解：当CS=1时，4个传输门均为断开状态，输出处于高阻状态。当CS=0时，4个传输门 的工作状态由A和B决总 A=B=O时，TG】和TG

14、导通，TG3和TGq截止，L=l。依此分析电路可以列岀真值表如表题解所示，根据真值表可得L = A + B.该电路实现三态 输出的2输入的或非功能。AbL1XKWA00BI0Q10010011Q3.2 TTL逻辑门电路3.2.2为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1： （1）输入端悬空;（2）输入端接髙于2V的电源：（3）输入端接同类与非门的输岀高电压3.6V： （4）输入端 接10k Q电阻到地。解：对于TTL f J电路来说，输出和输入髙电平的标准电压值为：Voh=2.7V, V1H=2Va（1）对于图题解所示的与非门电路，当输入端悬空时，的发射极电流iEi=0.集 电

15、极结正偏。Vg通过Rbi和T的继电结向T2、T3提供基极电流，使T?、T）饱和导 通，输岀为低电平。可见输入端悬空等效于逻辑1。（2）片22V=Vih，属于逻辑1。（3）勺=3.6V>Vih，属于逻辑1。（4）对于图题解所示的与非门电路，考虑A端接10kQ电阻接地，B端悬空时，则 电源电压Vcc=5V分配到Rz （4kQ）电阻、的发射结（0.7）和10kQ电阻上，显 然，必>%（2«），故此时输入端亦属于逻辑1。设有一 74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器。（1）问驱动 门是否超载？ （2）若超载，试提岀一改进方案：若未超载，问还可增加几

16、个74LS04 I' J? 解：（1）根据题意，74LS04为驱动门，同时它又是负载门，负载门中还有74ALS04.从附录A种査岀74LS04和74ALS04的参数如下（不考虑符号）。74LS04： IoL（ma.）=8niA, IoH（ma.x>=0.4niA t IiL（ma.»=0.4niA Ini（max>= 0.02mA。 74ALS04: IlL（max）=0.1 mA IlH（max）=0.02niAo4 个 74LS04 的输入电流为:4 IiL（max）=4 X 0.4mA= 1.6mA >4 IiH（max>=4 X 0.02mA=

17、0.08mAo2 个 74ALS04 的输入电流为：2 IIL（maM=2X0.1mA=0.2rnA. 2 IiH（ma.M=2X0.02mA=0.04mAo 拉电流负载情况下如图题解323 (a)所示，74LS04总的拉电流为两部分，即4 个74LS04的高电平输入电流最大值4 IiH(nmi=4X002mA=008mA；2个74ALS04 的高电平输入电流最大值2 Iin<maM=2X0.02mA=0.04mAo两部分拉电流之和为 0.08mA+0.04mA=0.12mAo而74LS04能提供0.4mA的拉电流,并不超载。 灌电流负载情况如图题解3.2.3 (b)所示，驱动门的总灌电

18、流为I.6mA+0.2mA=1.8mAo而74LSQ4能提供8mA的灌电流，也未超载。(2)从上而分析汁算可知，74LS04所驱动的两类负载无论是灌电流还是拉电流均未超 载，仍有一定的负载裕量。吗 V674LSO41/674ALS04"674ALSG4S 1/6 74LS04(a)图解3, 2.3在拉电流负载情况下电流裕量为0.4mA-02mA=0.28mA,可增加74LS00负载为0.28mA/0.02mA=14o在灌电流负载情况下电流裕量为8mA-1.8mA=6.2mA,可增加74LS04负载数为6.2mA/0.4niA15a综合考虑，除了 2个74ALS04反相器和4个74LS

19、04反相器负载外，再增加负载74LSO4 数目不能超过14个。图题所示为集电极开路门74LS03驱动5个CMOS逻辑门。已知OC门输出管截 止时的漏电流Ioz=0.2mA：负载门的参数为:血丽申,ViL(max)=lV. IIL=I1H=luAo试计算 上拉电阻的值。圉建i 32.4解：从附录 A 查得 74LS03 的参数为：Von(min)=2.7V, VoUmax)=0.5V, IOUma.M=8mAo 根据式(3.1.6)和式(3.1.7)可以计算出上拉电阻的值。灌电流情况如图题解3.2.4(a)所示，74LS03输岀为低电平，1叭灿=5h_5X0001mA=0005mA,有VpD _ 匕L(max)'(儿(max)IL( total)(5-05)U(8-0.005>A心 0.56M拉