硬件设计checklist

1、原原理理图图设设计计ChecklistChecklist灰灰色色表表示示推推荐荐参参考考的的checklistchecklist编号CHECKLISTCHECKLIST要要素素集集YESYES NONO 不不适适用用备备注注SASA：文文档档格格式式与与标标注注SA000原理图首页为版本信息说明。包括版本号、版本修订记录、修订日期、修订人、详细修订内容和页数SA001采用威胜信息通用原理图设计模版SA002标注内容采用统一格式，字体为Courier New，粗体，字号不大于5号SA003注明关键电路和元器件的重要参数。如开关电源的频率、电感特性，隔离型DC-DC的隔离电压，晶体振荡器的负载电容

2、，通用模块电路的功耗需求等SA004注明功率电阻，高耐压电容、变压器和保护器件（如压敏电阻，热敏电阻，ESD保护，放电管等）的关键指标和注意事项SA005对于不焊接、选择焊接或可调器件在其附近加文字备注并说明理由SA006在相应位置添加兼容元器件的文字备注SA007对于需要重点测试的关键网络添加测试点，文字备注SBSB：器器件件选选型型SB000物料和器件选型通过元件优选流程SB001不得选用已停产、即将停产、上市时间小于一年或供货周期大于八周的元器件SB001不得选用唯一供应商供应的器件，必须有可替代性SB002高压安规电容选型合理SCSC：封封装装SC000元器件型号，封装与生产厂家资料一

3、致SC001元器件显示信息中至少包含型号，PCB封装，位号三类信息SC002器件原理图封装中，电源和地引脚不得隐藏SDSD：电电路路设设计计SD000改进版本对底层软件接口具有良好的兼容性。如特定的地址空间分配，寄存器地址和内容设定，新版本的修订应尽量不导致底层软件的修改。SD001如果硬件设计（或变更）涉及内核驱动设计（或相应变更）（如专用硬件资源分配、I/O功能定义、外部扩展地址分配等），硬件设计人员必须与内核组充分沟通、确认并达成共识。SD002电路设计有一定的扩展性SD003CPU的核心电源由LDO器件提供SD004CPU与电平转换芯片SN74LVCH16245A或SN74LVTH16

4、245A之间不使用上拉或下拉电阻SD005使用排线接入的电源在入口地方考虑添加共模抑制电感SD006电源回路的电压范围设计合理SD007电源回路各个电压的功率设计合理SD008电源回路各个电压之间的耐压设计合理SD009电源回路各个电压的纹波设计合理SD010电源上电顺序应该尽量满足要求SD011复位时，受控电源的电压不大于20%的额定电压值SD012数字电路输入输出电平必须匹配SD013各类逻辑电平（如CMOS、TTL和LVTTL等）必须匹配SD014CPU I/0、LED、继电器控制信号设计必须考虑芯片上电、复位时的状态SD015数字芯片的扇入扇出能力，驱动继电器、发光二极管的能力满足要求

5、SD016对于需要大电流驱动的器件必须考虑源端的驱动能力SD017用做开关管的三极管除了电流满足要求外外，其额定功率也要满足要求SD018控制输出回路为电平触发逻辑器件SD019保证控制电路逻辑正确。如mos管控制逻辑，电池充放电逻辑，掉电检测逻辑，继电器控制输出逻辑等SD020遥控、无功投切和告警回路采用双逻辑互斥控制SD021数字电路速度要匹配SD022高速信号必须考虑阻抗匹配SD023光耦的耐压、速度和电流传输比选择合理SD024继电器的触点容量、对数、常闭常开和自保持选择合理SD025开关器件（如光耦、继电器和发光二极管等）默认为不导通状态SD026 考虑感性器件关断时反向电压的吸收设

6、计（如继电器线圈反向并联二极管等）SD027遥信输入回路限流电阻使用贴片封装，功率不小于1/4W(1206封装)SD028遥信输入回路滤波电容使用贴片封装，耐压值不小于50VSD029有线介质通信电路（如485、232、以太网和Modem等）的保护措施满足要求SD030端子排上的输出电路具备短路保护能力SD031与其他模块相连接的输入输出接口（如插座插头、Modem通信、接插件和I/O口等）信号定义一致SD032CMOS芯片输入管脚不得悬空SD033钽电容容易起火，使用时其直流工作电压不超过50%的额定值SD034钽电容价格较贵，不推荐使用SD035功率元件必须考虑散热设计SD036对终端辅助

7、端子做非法操作时（如短路等），不引起终端复位或损坏SD037充电电路的限流电阻要满足功率要求（推荐使用1206封装）SD038光耦的前向导通电流(Forward current )不小于5mASD039在与外部接口相连的电路中（如485电路、232电路等），用于限流的电阻，使用1206封装，以保证功率满足要求SESE：网网络络SE000使用candence画原理图时，信号连接到其他页面时必须使用分页连接符SE001元器件位号命名符合元器件位号和电气网络命名规范SE002电气网络命名符合元器件位号和电气网络命名规范FISE003数字地网络名为GND，符号为 。当有多个数字地时，应显示出地网络标号

8、，如 。无显示时默认为GND。SE004模拟地网络名为AGND，符号为SE005保护地网络名为EARTH，符号为SE007AC电源网络采用电源符号SE008DC电源网络采用电源符号SE009 不同网络命名不能相同，同一网络命名必须相同（单点接地时，地网络除外）SE010不能存在没有连接的网络SE011电路设计在满足功能要求的前提下成本尽量低SE012每个芯片必须配置合理的去耦电容，并且注明去耦电容所属芯片或引脚，以方便PCB设计人员进行器件摆放SE013单板电源输入端必须配置合理的旁路电容SE014考虑按钮的防抖动设计SE015复位、硬件看门狗、使能信号、锁存信号和触发信号等重要电路具备抗干扰

9、能力SE016脉冲输入输出端口(含遥控遥信)必须做隔离、抗干扰设计SE017电源板上三相四线输入情况下，N相应该有和A、B、C三相平衡的抗干扰处理措施SE018插针上有防止误操作造成电源短路的措施SE019终端外接端子排信号定义、排列顺序必须符合技术条件要求SFSF：布布局局与与走走线线SF000有protel画图时可见栅格设置为10SF001有protel画图时捕获栅格设置为10SF002有protel画图时电气栅格设置为8SF003元器件摆放位置位于栅格上SF004布局均匀美观GND_WL SF005元器件布局考虑信号流向，同一页各功能模块分区清晰，功能模块之间用虚框分开SF006与整个电

10、路相关的接口电路放在整个页面右侧，功能模块的接口电路放在虚框内右侧SF007走线、电源符号和地符号位于栅格上SF008地址线和数据线均采用总线形式SF009有cadence画图时，Grid spacing使用默认值“1 of pin to pin”PCBPCB ChecklistChecklist灰灰色色表表示示推推荐荐参参考考的的checklistchecklist编号CHECKLISTCHECKLIST要要素素集集YESYES NONO 不不适适用用备备注注PAPA：封封装装PA000PCB封装与元器件实物尺寸相符PA001三极管PCB封装与实物的B、C、E一致PA002MOS管PCB封装

11、与实物的G、D、S一致PA003新增物料的PCB封装与实物一致PA004带方向的器件如钽电容、电解电容、二极管等确保PCB封装正确且有方向符号PA005对已经摆放完毕的元器件更新封装时，要确保更改后器件位置、走线不影响生产工艺，如安装、焊接等PBPB：结结构构与与布布局局PB000层叠设计符合LAYOUT设计规范PB001PCB结构与布局之前一定要与结构开发人员确定相关结构尺寸PB002超过一定高度的器件所摆放的位置符合结构要求PB003确认PCB尺寸正确，板框的四周为圆角，圆角半径为1mm（39.37mil）PB004确认安装孔定位尺寸、接插件及有结构要求的器件的放置符合结构图PB005孔径

12、小于6mm(236mil)金属安装孔的外径周围3mm(120mil)区域内不得有走线及任何元器件PB006安装孔为非金属化孔PB007所有元件的安装位置、空间位置不得相互冲突或干涉PB008PCB对角处放置MARK点，MARK点直径不大于5mm(200mil)，MARK点中心离板边5mm(200mil)，MARK点周围1mm以内不得放置元件或走线PB009PCB网络表与原理图网络表一致PB010PCB板件装配、焊接后不得与关联结构件发生任何空间冲突；PCB板件组装、维修、拆卸过程简单方便PB011贴装器件尽量放在同一层面，插装器件尽量放在同一层面PB012模拟电路与数字电路占用不同区域，并严格

13、分开，地单点连同PB013电路功能模块位置摆放以连线最短为原则PB014所有元器件（不包括结构件）离板边距离有3mm(120mil)或以上PB015接插件层面、方向放置正确，且第1脚有清晰标示PB016发热元件要均匀摆布，温度敏感元件（不包括温度检测元件）要远离发热量大的元件PB017有安规要求的器件的结构与布局、走线设计、电气间隙符合LAYOUT设计规范PB018有电气隔离要求的电路的结构与布局、走线设计、电气间隙符合LAYOUT设计规范要求PB019所有具有极性的元器件在X或Y方向摆放方向要一致PB020BGA周围3mm(120mil)以内不能有其它元件，贴装元件焊盘的外侧与相邻插装元件的

14、外侧距离大于2mm(80mil)PB021BGA封装IC与引脚间距（PITCH）小于0.5mm(19.69mil)的IC对角处放置了MARK点PB022大型塑封IC（PLCC等）相互间距3mm(120mil)以上PB023保护器件摆放在电源的入口位置PB024电源分支线入口必须有电容PB025终端匹配电阻靠近接收电路,始端匹配电阻靠近源端电路,需进行电阻匹配的电路推荐使用源端匹配,并且靠近源端摆放PB026PCB板上一定要有关键信号的测试点，地测试点用过孔PB027BGA元件本体下不得放置测试点PB028测试点直径不小于1.1mm(43mil)，优选1.1mm(43mil)PB029测试点相互

15、间的中心间距不小于2.54mm(100mil),优2.54mm(100mil)PB030在距板边5mm(200mil)的区域内不能有测试点PB031测试点外径与各安装外径或定位孔外径距离不小于3.5mm(138mil)PB032各测试点外径周围0.6mm(24mil)内不得存在影响工装测试的元器件或结构件PB033尺寸接近或等于198160mm(77756300mil)的板件需进行两拼板，拼板后尺寸尽量接近198320mm（777512600mil）。PB034尺寸小于198160mm(77756300mil)的板件（9260和6513除外）尽量多拼，拼板后尺寸尽量接近198320mm（777

16、512600mil）PB035终端外接端子排信号定义、排列顺序必须符合技术条件要求PCPC：布布线线PC000设计PCB板时,过孔种类不得超过四种.非特殊PCB推荐过孔种类:过信号线孔为via28_16,via26_14,电源孔:via36_20,via50_28PC001如果模块紧贴印制板安装时，模块本体下面最好没有走线及过孔,保证模块与PCB安装面的信号走线、过孔之间的绝缘性能达到设计要求PC002过孔和焊盘设计符合LAYOUT设计规范PC003焊盘上不能有过孔PC004有阻抗控制要求的走线按LAYOUT设计规范和PCB层叠结构进行设计PC005线宽/线距/过孔与电流/电压的关系符合LAY

17、OUT设计规范PC006印制板设计规则满足制程要求:最小线宽0.13mm(5mil),最小孔径:0.20mm(8mil),最小间距:0.13mm(5mil)PC007所有穿线孔大于连接线0.20.3mm(812mil)PC008所有走线距离板边尽可能1mm（39.37mil）以上PC009大于12V和小于12V的电源要分开走线PC010接地线足够粗（如有可能，接地线的宽度应大于3mm(120mil)）PC011相邻层面的信号线走线方向相互垂直PC012晶振要紧靠关联IC引脚放置,晶振的网络走线不超过(12.7mm)500milPC013IC去藕电容紧靠其电源输入脚，电源先经过电容再进IC，且电

18、源与地之间的回路面积最小PC014CPU（BGA封装）区域电源进行分割后，确定各电源区块连通顺畅PC015电源层，地层平面保持其完整性，且不能有其它信号走线PC016保证跨越相邻层不同区域的高速线信号回路面积最小PC017各平面层不得过孔密集（防止形成沟壕）PC018信号回路面积要最小PC019铜箔的连接方式应为热风桥接,桥接的线宽最小为0.38mm(15mil)PC020确认电源模块、电感和电容本体下没有走线PC021确认晶体、晶振本体下无信号线穿过，并铺设信号地网络铜箔PC022高频线不能从插座脚间穿过PC023高速信号线和低速信号线要以3W原则分开PC024复位信号（RESET）走线短，

19、且有抗干扰、EMC性能增强处理措施PC025差分信号对的走线要相互靠拢并行走线，且相互间距一致，线长相等PC026数据与地址总线、控制线和时序要求高的信号线的走线长度尽可能短PC027时钟走线最短，且有抗干扰、EMC性能增强处理措施PC028逻辑器件走线尽量短PC029对于具有严格时序要求的信号总线，相互之间的走线长度尽量相等，不能等长时，误差不能不大于1.5mm（60mil）PC030时序线（高速且对时序要求较为严格的一组信号线，如存储器读写总线、地址总线、数据总线以及时钟信号等）应保持在相同平面布线，且换层次数不得大于3次PC031所有走线平滑、整齐，不得有锯齿、毛刺PC032所有走线没有

20、尖锐角和直角PC033所有走线没有端点浮空PC034没有多余、废弃走线PC035同一网络（电源和地除外）走线宽度一致PC036同一网络走线没有自环PC037确认走线分支最短PC038SIM卡地的处理应遵循模块datasheet的要求(SIEMENS的MC39i模块中要求SIM卡的地和终端的地隔开,用磁珠或跨接电阻单点连接)PC039USB信号线走线必须满足差分信号对走线要求PC040通信模块上的储能电容尽量靠近模块电源管脚PC041电电源源板板上强电输入部分按原理图信号流向进行结构与布局PC042电电源源板板上电流输入信号按差分方式走线,避免电流信号线与电压信号线之间交叉,避免电流、电压信号线

21、与其它数字信号线交叉PC043电电源源板板上强电输入电感、电阻、二极管、电容等本体下不能有走线PDPD：敷敷铜铜PD000强电器件，光耦器件底部禁止铺铜PD001确认板上没有孤铜、废铜存在PD002整板铺铜时，铜箔之间、铜箔与引脚、过孔、走线的间距（Clearence Constrain）应设制为0.3mm(12mil)或更大PD003多层PCB板设计中，电源层铺铜铜箔比地层铺铜铜箔内缩0.5mm(20mil)以上或符合20H原则PEPE：丝丝印印PE000丝印面清楚标示出PCB版本号及其设计完成日期PE001尺寸标注要清晰明确，和实测相符PE002元件位号印层高度、线宽必须一致PE003元器件位号和元器件位置严格对