第2章 ARM处理器和架构ppt课件

1、;1、ARM处理器概述2、ARM9处理器架构3、内存管理单元4、ARM9异常;ARM公司 ARM公司总部位于英国剑桥，全称Advanced RISC Machines 独特的知识产权（IP）授权方式 超过200家合作伙伴，包括Intel，IBM，SONY，NEC等ARM处理器 ARM处理采用RISC架构，具有高性能、低成本、低耗能等特点 应用范围极广，包括消费电子、工业控制、通信系统、网络系统、军工项目;ARM主要采用32位指令集，占据了32位RISC处理器80%的市场。从成立至今，总共推出了7个版本的体系结构，不仅引入了Thumb 16位指令集，而且在性能上也不断提高。;V1版本 该版本并未

2、商业化，而只在原型机ARM1上出现过 寻址空间为64M 只提供基本的数据处理指令，甚至不包含乘法指令 提供基于字节、字、多字的Load/store存储器访问指令 子程序调用指令（BL）和链接指令 完成操作系统调用的软件中断指令SWI;V2版本是V1版本的扩展，它还包括一个扩展版本v2a。ARM2采用了v2版本，而ARM3则是v2a架构。 支持乘法指令和乘加指令 支持协处理器操作指令 对于快中断（FIQ）提供影子寄存器支持 支持SWP和SWPB指令;V3版本是ARM被大规模使用的开始 地址空间扩展到32位，而且向前兼容（除了v3g子版本以外）26位的地址空间 增加CPSR（Current Pro

3、gram Status Register，当前程序状态寄存器）和SPSR（Saved Program Status Register，备份程序状态寄存器） 增加了两条指令：MRS指令和MSR指令 增加了中止(Abort)和未定义两种异常模式 改进了从异常返回的指令;V4版本是被最广泛应用的ARM体系结构 ARM7、ARM9、StrongARM都采用v4架构 引入了Thumb状态 增加了系统模式 增加了对有符号、无符号半字和有符号字节的存/取指令;v5版本 ARM9E、ARM10和XScale都采用v5架构。 提高了ARM指令集和Thumb指令集的混合使用的效率 增加了前导零计数（CLZ）指令

4、引入了软件断点(BKPT)指令 增加了数字信号处理指令（v5TE版）;v6版本 ARM11处理器采用V6版本 具备高性能定点DSP功能 引入全新Jazelle技术 支持SIMD（Single Instruction Multiple Data，单指令流多数据流）技术 v6支持多微处理器内核;v7版本是目前为止ARM处理器体系结构的最高版本 定义了三大系列：“A”，”R”，”M” 采用了Thunmb-2技术 采用NEON技术，即进阶SIMD延伸集 支持改良的浮点运算 支持改良的运行环境，以迎合不断增加的JIT（Just In Time）和DAC（Dynamic Adaptive Compilat

5、ion）技术的使用;ARM微处理器以及授权厂商基于ARM体系结构设计的微处理器现在主要有下面几个系列：ARM7系列，ARM9系列，ARM9E系列，ARM10E系列，ARM11系列，Cortex系列，SecurCore系列，StrongARM系列和XScale系列。;ARM7系列 3级流水线 低功耗的32位RISC处理器 支持16位Thumb指令集 典型处理速度为0.9MIPS/MHz，常见的系统主时钟为20MHz到133MHz 适用于价位低、功耗低的消费类应用。;ARM9系列 5级流水线 支持数据Cache和指令Cache 增加对32位ARM指令集的支持 提供全性能的MMU，支持Windows

6、 CE、Linux、Palm OS等多种主流嵌入式操作系统 典型处理速度为1.1MIPS/MHz;ARM9E系列 使用单一的处理器内核 支持VFP9浮点处理协处理器 提供微控制器、DSP、Java应用系统的解决方案 增强的DSP处理能力，很适合于那些需要同时使用DSP和微控制器的应用场合;ARM10E系列 采用新的体系结构，支持VFP10浮点处理协处理器 典型处理速度为1.25MIPS/MHz 采用了两种先进的节能方式;ARM11系列 8级流水线，通过forwarding技术来避免流水线太长造成的执行效率降低 允许用户在向要求授权时选择是否包括浮点处理器内核 媒体处理能力强，功耗低，特别适合用

7、于无线和消费类电子产品 高数据吞吐量和高性能适合网络应用 高实时性，能够满足高端的嵌入式实时应用系统;Cortex系列 分为三个系列：Cortex-A、Cortex-R和Cortex-M Cortex-A面向高性能应用，它具有长达13级的流水线，并且可以支持1-4个核 Cortex-R面向具有高实时性要求的应用，通常应用于专用集成电路(ASIC)，仍然采用8级流水线 Cortex-M是全球微控制器的标准，面向对能耗和价格有较高要求的用户，采用低延迟的3级流水线;SecurCore系列 提供了完善的32位RISC技术的安全解决方案 应用于一些对安全性要求较高的应用产品及应用系统，如电子商务、电子

8、政务、电子银行业务、网络和认证系统等;StrongARM系列 由DEC公司设计的，后来在2019年卖给了Intel公司 主要有四个型号：SA-110，SA-1100，SA-1110和SA-1500;XScale处理器 全性能、高性价比、低功耗的处理器 支持16位的Thumb指令和DSP指令集;ARM9处理器系列有两个分支 基于v4版本的ARM9，典型的有ARM9TDMI和ARM922T 基于v5TE或v5TEJ架构的ARM9E，典型处理器有ARM9EJ-S和ARM926EJ-S等 后面关于ARM9的介绍主要也是围绕ARM9E系列;37个寄存器 31个属于通用寄存器 6个为ARM处理器不同工作模

9、式所设立的专用状态寄存器;ARM9处理器模式 用户模式(User) 快中断模式(FIQ) 外部中断模式(IRQ) 管理模式(Supervisor) 中止模式(Abort) 未定义模式(Undef) 系统模式(System);用户模式 系统模式 管理模式中止模式未定义模式 外部中断模式 快中断模式R0R0R0R0R0R0R0R1R1R1R1R1R1R1R2R2R2R2R2R2R2R3R3R3R3R3R3R3R4R4R4R4R4R4R4R5R5R5R5R5R5R5R6R6R6R6R6R6R6R7R7R7R7R7R7R7R8R8R8R8R8R8R8_fiqR9R9R9R9R9R9R9_fiqR10R

10、10R10R10R10R10R10_fiqR11R11R11R11R11R11R11_fiqR12R12R12R12R12R12R12_fiqR13R13R13_svcR13_abtR13_undR13_irqR13_fiqR14R14R14_svcR14_abtR14_undR14_irqR14_fiqR15R15R15R15R15R15R15CPSRCPSRCPSRSPSR_svcCPSRSPSR_abtCPSRSPSR_undCPSRSPSR_irqCPSRSPSR_fiq工作模式下ARM寄存器的使用;表分析 R0-R6为不分组寄存器 R8-R12在物理上有两组寄存器：中断模式专用的R8

11、_fiq-R12_fiq；其他模式通用的R8-R12 R13-R14在物理上对应6组寄存器：用户模式和系统模式共用一组，其余每种模式都有各自专用的寄存器 R13一般作为栈指针SP R14被称为连接寄存器LR R15是程序计数器PC;状态寄存器 1个当前程序状态寄存器(CPSR)和5个备份状态寄存器(SPSR)状态寄存器结构;状态寄存器 32位会被分成四个域：标志位域f(flag field)，PSR31:24；状态域s(status field)，PSR23:16；扩展域x(extend field)，PSR15:8；控制域c(control field)，PSR7:0;ARM7采用的是3级流

12、水线 FETCH、DECODE和EXECUTE ARM9采用5级流水线 FETCH、DECODE、EXECUTE、MEMORY、WRITE;ARM9采用了哈佛体系结构 ARM7采用的冯诺依曼结构 冯诺依曼体系将数据和指令全部存储在同一个存储器中 哈佛体系中，指令存储和数据存储是分开的，指令的存取和数据的存取通过不同的数据总线进行;ARM可以支持16个协处理器协处理器需要专门的协处理器指令来操作CP15协处理器，即系统控制协处理器(System Control Coprocessor)是非常重要的协处理器 用来配置和控制缓存，紧耦合存储器(TCM)，内存管理单元(MMU)，时钟模式等 CP15提

13、供了16个额外的寄存器;内存管理单元MMU作用 CPU产生的虚拟地址被先送到MMU中，通过一定的映射，转换为物理地址，然后进行相应的读写操作 有了MMU，才能使用虚拟内存;CPU产生的虚拟地址快速上下文切换扩展FCSE(Fast Context Switch Extension)MMU虚拟地址VMA; 访问转换表的一级描述符; 一级描述符页表项类型决定位1:0;段描述符格式段描述符位含义;根据粗页表访问大页面;异常(Exception)是指任何打断处理器正常执行过程，迫使处理器转换到特权状态执行特定指令的事件。中断(Interrupt)是异常的一种，通常情况下会将它与异步异常等同看待，这已经是

14、一种被广泛采用的用法。;ARM总共有7种处理器异常： 复位(Reset)异常：复位可以通过按下复位键产生Reset信号实现；也可以通过指令转跳到复位异常中断处理程序实现，这种方式称为软复位 未定义指令(Undefined Instruction)异常：当处理器或协处理器不能识别当前指令时，会产生未定义指令中断 软件中断(SWI)异常：这是由用户定义的中断指令，通常用于提供系统调用接口; 指令预取中止(Prefetch Abort)异常：若预取指令的地址不存在或不允许访问，会产生预取中止异常 数据访问中止(Data Abort)异常：若请求数据的地址不存在或不允许访问，会产生数据访问异常 外部中

15、断请求(IRQ)：IRQ信号被触发且CPSR寄存器I位清零时会产生该中断 快中断请求(FIQ)：FIQ信号被触发且CPSR寄存器F位清零时会产生该中断;异常发生后，处理器会进入5种异常模式中一种并处理该异常 复位异常和软件中断异常时，处理器进入管理(Supervisor)模式 未定义指令异常时，处理器进入未定义(Undef)模式 指令预取中止异常和数据访问中止异常时时，处理器进入中止(Abort)模式 外部中断请求时，处理器进入外部中断(IRQ)模式 快中断请求时，处理器进入快中断(FIQ)模式;异常向量地址及处理优先级向量地址向量地址异常异常优先级优先级0 x000 x00复位异常10 x040 x04未定义指令异常60 x080 x08软件中断60 x0C0 x0C指令预取中止异常50 x100 x10