四路抢答器经典论文1

1、内容摘要：本实验主要分为三部分，第一部分为抢答电路，第二部分为9秒倒计时电路，第三部分为时钟和响铃电路，通过各个电路的逻辑变化，来达到相应的目的。一、 设计要求1. 4名选手编号为：1、2、3、4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1、2、3、4。2. 给主持人设置一个控制按钮，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。3. 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在编号显示器上显示该编号，同时扬声器给出音响提示。同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。4. 抢答器

2、具有定时（9秒）抢答的功能。当主持人按下开始按钮后，要求定时器开始倒计时，并用定时显示器显示倒计时时间，同时扬声器发出音响，音响持续0.5秒。5. 参赛选手在设定的时间（9秒）内抢答，抢答有效，扬声器发出音响，音响持续0.5秒。同时定时器停止倒计时，编号显示器上显示抢答选手的编号，定时显示器上显示剩余抢答时间。并保持到主持人将系统清零为止。6. 如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。7. 555定时器产生频率为1kHz的脉冲信号，经多级分频产生周期为1s的信号。作为定时计数器的CP信号

3、。二、 系统总体方案设计（一） 设计方案1实验设计实现四路抢答，由抢答电路、时钟电路、响铃电路组成，四路抢答电路中当有选手按键按下时，会产生一个下降沿，这个下降沿经过74LS148后的导线上会发生相应电平的变化，在74LS20上产生一个边沿作用在74LS175上的CLK,使触发器导通，然后将变化的信号传到显示数码管中，来显示相应组号的抢答，此时一个二输入与非门将方波型号和按键电平与非，使与非后使方波终端，由于没有边沿使74LS175的CLK中断，使数据锁存，时段显示数码管中就锁存住了剩余抢答时间，同时连接响铃电路中的四输入与非门74LS20中，此时产生一个低电平使74121的B管脚产生一个边沿

4、，此时出发响铃0.5秒，这是抢答时，当开始时，需响亮0.5秒，这时按下space键，响铃电路中四输入与非门74LS20中输入一个低电平，此时74121中B口产生一个边沿，响铃0.5秒，当抢答时间结束时，7段显示数码管的译码器74LS47的输入为全为0，此时四输入与非门74LS20全为1，与非门产生一个低电平，同理使B口产生一个边沿，触发响铃0.5秒（二） 设计方案2 1、0.5秒定时响铃电路：此电路主要由555定时器和74LS175锁存器组成，由于软件本身的限制，时间走的很慢，故未加分频器，如果在实际电路中，可以在555三阶分频中的第三阶上加一个74LS160做一个5分频的分频器，这样就可以得

5、到0.5秒的方波信号。2、在方案2中我只设计了另外一个抢答电路和0.5秒响铃电路，抢答电路为： 此抢答电路有按键，编码器74LS148、锁存器74LS279、四段显示数码管等组成，原理基本和主电路相同，当按键按下时，按键信息由编码器74LS148编码后经过锁存器到达四段显示数码管显示，同时按键信息通过74LS27后连接到编码器74LS148的使能信号端，使74LS148失效以达到其他选手按键无效的效果。 下面是锁存器74LS279芯片的介绍：74LS279就是4R-S触发器，每片上有四路R-S触发器。每路R-S触发器有R和S两个输入和一个输出端Q。当S输入低电平（0）时，输出Q为低电平（0）；

6、当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）；当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。（三）系统总体方案选择及系统原理框图如图所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示,当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。如果再次抢答必须由主持人再次操作"清除"和&

7、quot;开始"状态开关。系统框图如下：抢答电路系统框图如下：按键主持人开关抢答电路定时电路（三）、单元电路设计1、 抢答电路此电路主要实现两个功能，第一个是实现抢答选手按下按键后，其他选手按键摁下将无效，第二个功能是实现显示相应按键和选手的编号，当space键按下时实现清零功能，此时74LS175的CLR为低电平，此时清零有效，Q1，Q2，Q3,Q4低电平，此时数码管四管脚均为低电平，7段数码显示管显示为零，当space抬起时74LS175的CLR为高电平，开始抢答，此时当四个按钮中有一个按下时，编码器74LS148将按键信息编码送到74LS175中，此时74LS148中的输出口A

8、BC的电平发生变化，四输入与非门74LS20有原来的电平变为高电平，产生一个上升沿作用在74LS175的CLK上触发锁存器锁存,同时Q1，Q2，Q3，Q4非由原来的高电平发生相应变化，是四输入与非门有原来的低电平变为高电平，同时由于四输入与非门74LS20的输出端和编码器74LS148的使能端相连，使编码器74LS20失效，来达到数据所存的目的。2、定时电路定时电路有两部分组成，一个是产生脉冲信号的555震荡电路，一个是处理震荡的9秒倒计时电路，产生脉冲的555电路有555定时器，74LS160,74LS00，电阻电容组成，由555构成多谐振荡器，振荡频率 f 1.43（R12R2）C，然后介

9、绍一下555定时器的结构，多谐振荡器又称为无稳态触发器，它没有稳定的输出状态，只有两个暂稳态。在电路处于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。两个暂稳态自行相互转换而输出一系列矩形波。多谐振荡器可用作方波发生器。图所示是由555定时器构成的多谐振荡器。R1、R2和C是外接元件。刚接通电源时，uc=0，u0=1。当uc升至后，比较器C1输出低电平(=0)，基本RS触发器置0，定时器输出u0由1变为0。同时，三极管T导通，电容通过R2放电，uc下降。在 <uc<期间，u0保持低电平状态。在uc下降至以后，比较器C2输出低电平(=0 )，使触发器置1，输出u0由0变为1

10、。同时三极管T截止，于是电容C再次被充电。如此不断重复上述过程，多谐振荡器的输出端就可得到一串矩形波。工作波形如图所示。实验要求555产生1k赫兹的方波，由公式可以算出R1为15K，R2为68K，U为10uf，有公式f 1.43（R12R2）C可得，大约为1K赫兹。 然后通过分频器74LS160进行10分频，下面是74LS160简介： CLK是脉冲输入端；RCO是进位信号输出端；ENP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源，GND接地；AD是数据输入端，QAQD是计数器状态输出端。电源电压5V，输入电压5V。其状态表下所示：另一个功能是9秒倒计时定时，

11、由三阶分频得到1s的脉冲信号，下面介绍74LS192，它是十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图中： 为置数端， 为加计数端， 为减计数端， 为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端， 为清除端，Q0、Q1、Q2、Q3为数据输出端。倒计时电路用到的另一个芯片是译码器74LS74, 码器的逻辑功能是将每个输入的二进制代码译成对应的输出的高、低电平信号。常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器。译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译码器

12、输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用，它的真值表为：/ D C B Aa b c d e f g说明0X1X X X X0 0 0 0 0 0 0试灯XX0X X X X1 1 1 1 1 1 1熄灭1000 0 0 01 1 1 1 1 1 1灭零1110 0 0 00 0 0 0 0 0 101X10 0 0 11 0 0 1 1 1 111X10 0 1 00 0 1 0 0 1 021X10 0 1 10 0 0 0 1 1 031X10 1 0 01 0 0 1 1 0 041X10 1 0 10 1 0 0 1 0

13、051X10 1 1 01 1 0 0 0 0 061X10 1 1 10 0 0 1 1 1 171X11 0 0 00 0 0 0 0 0 081X11 0 0 10 0 0 1 1 0 093、报警电路 报警电路由74LS20、74LS121、电容电阻、蜂鸣器等组成，主要实现响铃0.5秒的报警功能，下面介绍一下芯片74LS121：它具有施密特触发器输入的单稳态触发器，由于内部补偿作用，使输出脉冲宽度的稳定性与温度和 Vcc无关，而仅受外接定时元件精度的限制。真值表：系统总体电路三、 系统仿真及实现（一）Multisim仿真过程1、电路执行抢答功能时，当其中有第二个按键按下时有： 具体步骤

14、为：（1）以上三个图片为按键按下时的电路变化，第二个按键按下时，抢答电路显示编号2，倒计时电路显示剩余时间还有7秒，此时连接响铃电路的示波器显示由未动作的低电平变为高电平，触发74LS121的B口实现响铃0.5秒的功能。2、电路执行主持人按下按键，响铃电路响铃0.5秒以提醒抢答者的功能： 以上四图为主持人按下开始按键时的电路状态，此时倒计时电路预置倒计时9秒，抢答电路预置为0，按键space按下时，响铃电路有原来的低电平变为高电平，实现响铃0.5秒提醒抢答的功能。3、电路执行抢答时间结束，响铃0.5秒的提醒功能 以上三图为抢答时间结束，响铃0.5秒提醒时间到的电路状态，此时剩余时间为0，抢答电

15、路显示为0，即无人抢答，当时间为0时，连接响铃电路的示波器显示由原来的低电平变为高电平，实现响铃0.5秒的提醒功能。Protel原理图绘制（三）PCB制板（三）、PCB 3D 效果图四、 元器件清单Part TypeDesignatorFootprint0.01ufC4RAD0.40.1ufC5RAD0.41kR16AXIAL0.31kR15AXIAL0.31kR2AXIAL0.31kR1AXIAL0.31kR3AXIAL0.31kR4AXIAL0.31kR17AXIAL0.45.1kR19AXIAL0.310kR20AXIAL0.312kR18AXIAL0.374ALS00U25DIP-14

16、74ALS04U24DIP-1474ALS20U37DIP-1474HC09U32DIP-1474HC20U28DIP-1474HC148U13DIP-1674HC160U33DIP-1674HC175U21DIP1674HC175U20DIP-1674HC192U23DIP-1674LS20U30DIP-1474LS32U34DIP-1474LS32U27DIP-1474LS32U26DIP-1474LS47U29DIP1674LS160U35DIP-1674LS160U36DIP-16500ufC6RAD0.4555U31DIP874121U38DIP-14BUZZERU39RAD0.3C

17、OMPONENT_2U22DIP4CON2J1MKDS3_2RMIDPY_7-SEG_DPDS2IDC10SW-PBS2DIP4SW-PBS4DIP4SW-PBS3DIP4SW-PBS12DIP4spaceS1RAD0.4spaceS14RAD0.4spaceS13RAD0.4五、 参考文献1、 康华光电子技术基础（第五版）北京：高等教育出版社，20062、 3、 王毓银 数字电路逻辑设计. 北京：高等教育出版社. 2003六、 设计总结1、通过这次课程设计，加强了我收集信息、思考和解决问题的能力。 在整个设计过程中，我总共想过两个方案，另一个方案弄了两天，原理图和仿真图都实现结果，这个相对另

18、一个方案比较简单，是整体电路的一部分，包括电路原理和连接，和芯片上的选择。2、这次课程设计中让我了解了不少的数字芯片，学会了如何面对一个新的芯片如果使用，如何读懂它的真值表和原理图，增加我面对新事物的接受和学习能力。3、在设计过程，经常会遇到这样的情况，就是心里想老着这样的接法可以行得通，但实际接上电路，总是实现不了。所以一直再想如何想出更好的连接方法。不过说也奇怪，整天想着这些问题，思路和想法就不由得想出来了，经过不断的思考，大多数问题基本可以自己解决了。 4、我沉得做课程设计同时也是对课本知识的巩固和加强，平时看课本时，有时问题老是弄不懂，做完课程设计，那些问题就迎刃而解了。而且还可以记住很多东西。比如一些芯片的功时看课本，这次看了，下次就忘了，主要是因为没有动手实践过吧！认识来源