数字抢答器的毕业设计

1、 第一章引言1.1设计任务与要求(1抢答器同时供8名选手或8个代表队比赛,分别用8个按钮S0S7表示。(2设置一个系统清除和抢答控制开关S,该开关由主持人控制。(3抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在L E D数码管上显示,同时扬声器发出报警声响提示。选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。(4抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如30秒。当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声响,声响持续的时间0.5秒左右。(5参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显

2、示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。(6如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定时显示器上显示00。1。2方案论证与比较与普通抢答器相比,本作品有以下几方面优势:1、具有清零装置和抢答控制,可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。2、具有定时功能,在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权。3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。4用集成器件设计的抢答器,集成器件的外围电路简单,一定程度减少实际制作电路的故障。1。3设计目的抢答器电路设计方案很多,有用专用芯片设计的、有用复杂可编程逻辑电路

3、设计的、有用单片机设计制作的、也有用可编程控制器完成的,但由于专用电路 芯片通常是厂家特殊设计开发的,一般不易买到或价格较高,用其它方式设计的需要设计者具有相应的理论知识,并要通过仿真器、应用软件、计算机等辅助设备才能验证完成,不利于设计者的设计和制作。而有些实际竞赛的场合,只要满足显示抢答有效和有效组别即可,故我打算不用所给的参考电路,而用一片74LS297(8位的数据锁存器来实现此简易抢答器的功能。这是一个显示方式简单、价格低廉、经济实用的抢答器。在要求不高的场合,能完全符合需要第二章设计原理与参考电路2.1数字抢答器总体方框图如图2.11数字抢答器框图如图2.11所示为总体方框图。其工作

4、原理为:接通电源后,主持人将开关拨到"清除"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置“开始”状态,宣布"开始"抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。 2。2多功能硬件与软件设计及其理论分析与计算2.21抢答器电路参考电路如图2。21所示。该电路完成两个功能:一是分辨出选手按键

5、的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。工作过程:开关S置于"清除"端时,R S触发器的端均为0,4个触发器输出置0,使74L S148的=0,使之处于工作状态。当开关S置于"开始"时,抢答器处于等待工作状态,当有选手将键按下时(如按下S5,74L S148的输出经R S锁存后,1Q=1,=1,74L S48处于工作状态,4Q3Q2Q=101,经译码显示为"5"。此外,1Q=1,使74L S148=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74L S148的此时由于仍为1

6、Q=1,使=1,所以74L S148仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。74L S148为8线-3线优先编码器,表2.12为其功能表。如图2.2274L148的功能真值表 如图2.21数字抢答器电路由节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74L S192进行设计,具体电路如图2。23所示。表2。24为74L S192的真值表。 如图2.23可与知识间的定时电路图2。24为74L

7、 S192的真值表输入输出M R非P LCP UCP DP3P2P1PQ3Q2Q1Q1X X X X X X X0000 O0X X D C B A D C B A O11X X X X加计数O11X X X X减计数2.2.2报警电路 图2。22报警电路555定时器和三极管构成的报警电路如图2。21所示。其中555构成多谐荡器,振荡频率f o=1.43/(R I+2R2C,其输出信号经三极管推动扬声器。P R为控制信号,当P R为高电平时,多谐振荡器工作,反之,电路停振。2.23时序控制电路如图2。23时序控制电路是抢答器设计的关键,它要完成以下三项功能:主持人将控制开关拨到"开始

8、"位置时,扬声器发声,抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。 当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。根据上面的功能要求以及图2。11,设计的时序控制电路如图2。41所示。图中,门G1的作用是控制时钟信号C P的放行与禁止,门G2的作用是控制74L S148的输人使能端。图11、4的工作原理是:主持人控制开关从"清除"位置拨到"开始"位置时,来自于图11、2中的74L S279的输出1Q=0,经G3反相,A =1,则时钟信号C P能够加到74L

9、 S192的C P D时钟输入端,定时电路进行递减计时。同时,在定时时间未到时,则"定时到信号"为1,门G2的输出=0,使74L S148处于正常工作状态,从而实现功能的要求。当选手在定时时间内按动抢答键时,1Q=1,经G3反相,A=0,封锁C P信号,定时器处于保持工作状态;同时,门G2的输出=1,74L S148处于禁止工作状态,从而实现功能的要求。当定时时间到时,则"定时到信号"为0,=1,74L S148处于禁止工作状态,禁止选手进行抢答。同时,门G1处于关门状态,封锁C P信号,使定时电路保持00状态不变,从而实现功能的要求。集成单稳触发器74

10、L S121用于控制报警电路及发声的时间。2.2.4整机电路设计经过以上各单元电路的设计,可以得到定时抢答器的整机电路,如图2.24 如图2。24整机电路第三章各芯片的功能3.1 74LS148优先编码器在优先编码器中,允许同时输入两个以上的编码信号。不过在设计优先编码器已经将所有的输入信号按优先顺序排了队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码图3-1-1给出了8线-3线优先编码器74LS148的逻辑图。如果不考虑由G1, G2和G3 构成的附加控制电路只有图中虚线框以内的这一部分。从图3-1-1写出输出的逻辑式。即得到 3-1-1为了扩展电路的功能和增加使用的灵活性,再

11、74LS148的逻辑电路中附加了由门G1,G2 和G3组成的控制电路,其中S非为选通输入端。只有在S非=0的条件下,编码器才能正常工作。而在S非=1时,所有的输出端均被封锁在高电平。选通输出Y S非和扩展端Y EX非用于扩展编码功能。由图2-2-1可知 3-1-2 图3-1-18线-3线优先编码器74LS148的逻辑图从图3-1-1还可以写出 3-1-3这说明只要任何一个编码输入端有低电平信号输入,且S=1,Y EX非即为低电平。因此,说Y EX非的低电平输出信号表示电路工作而且有编码输入。根据式(3-1-1(3-1-2和3-1-3,可以列出表2-1-4所示的74LS148的功能表,它的输入和

12、输出均以低电平作为有效信号。表3-1-474LS148的功能表 由表中不难看出,在S非=0电路正常工作状态,允许I0I7当中同时有几个输入端为低电平,即有编码输入信号,I7非优先权最高。I0非的优先权最低,当I7非=0时。无论其余输入端有无输入信号(表中以X表示,输出端只给出I7非的编码,即Y2非与Y1非与Y0非=000。当I7非=1,I6非=0时,无论其余输入端有无输入信号,只对I6非编码,Y2非与Y1非与Y0非=001。其余的输入状态不在这里说了啊。表中出先的3中情况可以用YS非和的Y EX非不同状加以区分。 74LS148管脚排列图3.2 74LS297芯片工作原理3.21 74LS29

13、7片具有锁存器的功能其引脚图3-2-1如下图所示:74LS1485内部是4个基本RS触发器组成的。当有一个人优先抢答后其它的就不能抢答了。其它的虽然有电平输入,但是输入的电平保持原态不变,74LS297的内部的4 个基本触发器的R输入端为高电平有效。 图3-2-174LS279的引脚图A和管脚图B3.22 74LS279锁存电路器锁存器电路可以用四R-S锁存器74LS279组成,74LS279是由四个基本的R-S触发器构成的锁存电路,S非端为直接置“1”端,R非端为直接置“0”端 通常情况下输入端为高电平,触发器处于保持状态。锁存器参考电路如图3-2-2所示。图中R非端接主持人控制开关,抢答前

14、控制开关使锁存器输出为0,S1非,S2非,S3非,S4非分别与编码器的输出端A1,A2,A3和工作状态标志GS联接,当有抢答开关按下,编码器输出相应的二进制代码,经锁存器保持抢答信息,编码器工作状态标志GS使锁存器输出Q为“1”,Q联接到编码器74LS148的输入使能端S封锁其它路输入,同时接译码器电路74LS247的控制端BI非RBO,当其为高电平时,译码器工作,当其为低电平时,字型全“灭”,Q1,Q2,Q3与译码显示电路的输入端相连,控制开关为支持人所设,S打向RESET端复位后才可以抢答。 如图3-2-274LS297锁存器参考3.3译码器3.31译码器的基本概述译码:译码的逆过程,即将

15、输入代码“翻译”成特定的输出信号译码器:实现译码功能的数字电路分类:变量译码器和显示译码器。七段数字显示原理 按内部连接方式不同,七段数字显示器部分为其共阴极和供阳极两种。 图3-3-1半导体显示器利用字段的不同组合,可分别显示0-9十个数字,如图3-2-2所示 七段数字显示发光段组合图3-3-23-3-3显示译码器74LS48 图3-3-374LS48的管脚排列图图3-3-3为试灯输入:A0=0时,/LT=1时,若七段均完好,显示字形“8”。 该输入端常用于检查74LS48显示器的好坏;当A1=1时译码器方可进行译码显示,用来动态灭0。当A2=1时,且A3=0,输入A3A2A1A0=0000

16、时,则/IBX=0使数字符的各段熄灭:/LT为灭灯输入/灭灯输出,当VCC=0时不管输入如何,数码管不显示数字;为控制低位灭0信号,当A3=1时,说明本位处于显示状态;若A3=0且低位为0,则低位0被熄灭。表3-3-174LS48译码器的功能表 注:H=高电平L=低电平X=不定,1要求0到15的输出时,灭灯输入(BI必须为开路或保持高电逻辑平,若不灭掉十进制0则动态灭灯输入(RBI必须开路或处于高逻辑电平。2当低逻辑电平直接加到灭灯输入(BT时,不管其它任何输入的电平如何。所有段的输出端都为低电平。3当动态灭灯(RBI和输入端A、B、C、D都处于低电平及试输入为高电平时,所有段的输出都为低电平

17、并且动态灭灯输出(RBO处于低电平(响应条件4当灭灯输入/动态灭灯输出(BI/RBO开路或保持在电平,而试灯输入为低电平时,则所有各段的输出都为低电平。 注:BI/RBO是线与逻辑。用作灭灯输入(BI或动态灭灯输出(RBO之用,或兼作两者之用。3.4芯片74LS19274LS192是双时钟方式的十进制可逆计数器CPU为加计数器时钟输入端CPD为减计数器时钟输入端LD为预置输入控制端,异步预置。CR为复位输入端,高电平有效,异步清除CO为进位输出:1001状态后负脉冲输出BO为借位输出:0000状态后负脉冲输出t图3-4-174LS192引脚图 74LS192功能表 第四章组装调试与测试4.0元

18、器件安装遵照从小到大,从里到外、先装发热慢的元件。后装发热快的元件。PCB图见附录图一装配图见附录二。4.1调试前的检测电子安装完毕,通常不宜急于通电,先要认真检查一下,检查内容包括(!连线是否正确A 检查的方法通常有两种方法这种方法的特点是,根据电路图连线,按一定顺序检查安装好的线路,由此可比较容易查出错线或少线,B按照实际线路来对照原理图电路进行查线。这是一种以元件为中心进行查线,把每个元件引脚的连线一次查请。检查每个去处在电路图上是否存在,这种方法不但可以查出错线和少线,还容易查出多线。C为了防止出错,对于已查过的线通常应在电路图上做出标记,最好用指针式万用表“欧姆1”档,或用数字万用表

19、的“二极管档”蜂鸣器来测量元器件引脚,这样可以同时发现接触不良的地方。(2元器件的安装情况检查元器件引脚之间有无短路:连接处有无接触不良。二极管的极性和集成元件的引脚是否连接有误。(3电源供电,信号源连接是否正常。(4电源端对地是否有短路的现象。4.2通电观察把经过准确测量的电源接入电路,观察有无异常现象。包括有无冒烟,是否有异味,手摸器件是否发烫,电源是否有短路现象等,如出现异常,应立即断电, 待排除鼓掌后才能再通电,然后测量各路总电源电压和各器件的引脚的电源电压,以保证元器件正常工作。4.3调试注意事项调试结果是否正确,很大程度受测量正确与否和测量精度的饿影响,为了保证调试的效果,必须减小

20、测量误差,提高测量精度,为此需要注意以下几点。1正确使用测量仪器的接地端;凡是使用低端接机壳的电子仪器进行测量,仪器的接地端应和放入的接地端接在一起,否则仪器机壳引入干扰不仅会使放大器的工作状态发生变化,而且将使测量结果出现误差,根据这一原则调试发射偏置电路时,若需测量VCE,不仅把仪器的两端直接接在集电极和发射极上,而应分别对地测出VC、VE,然后将二者相减的VCE,若使用干电池供电的万用表进行测量,由于电表的两个输入端是浮动的。所以允许直接跨接到测量点之间。测量电压所用仪器器的输入端阻抗必须大于被测处的等效阻抗,因为,若测量仪器输入阻抗小,则在测量时会引起分流。给测量结果带来很大的误差。2

21、正确选择测量点:用同一台测量仪进行测量时,测量点不同,仪器内阻引进的误差大小将不同。3测量方法要方便可行需要测量电路的电流时,一般尽可能测量电压而不测电流,因为测电压不必改动被测电路,测量方便。若需知道某一支路的电流值,可以通过测取该支路上电阻两端的电压,经过换算而得到。第五章EWB仿真仿真图如下通 过观察波型与灯的指示可以得出以下结论: 1仿真抢答过程,假设由任一组别先按下抢答键,其余几组分别在之后任一时刻按下。KEY_1在第一时刻输入高电平“1”表示1组先按下,其余各组分别在之后抢答。由仿真结果可以看出LED_1一直保持高电平“1”不变,表示1组别对应的LED灯点亮,获得抢答权。由此可见,

22、此电路实现了抢答的基本功能。2此电路主要芯片为2片74LS192,是十进制同步加法/减法计数器,所以需要同步时序脉冲的控制,所以输入为1Hz的秒脉冲,以及主持人控制开关FW输入为高电平“1”,使定时电路计数有效,观察输出信号H、L信号(已经大包,分别为高位的4位输出、低位的4位输出,打包成16进制输出,我们可以从仿真电路图中直接看出结果:30-29-28-27-2601、00并且高位借位信号BO1从高电平“1”低电平“0”,实现了30s定时的功能,输出的借位脉冲可以给报警电路,使蜂鸣器报警。3从仿真图中可以直观地看出当2号组别键按下时,对应的2号LED发光,再当主持人按下复位键J1时,LED灯

23、熄灭,当复位键弹起时,即可以开始抢答。第六章扩展功能1、可以设计声控装置,在主持人说开始时,系统自动完成清零并开始计时的功能。2、在主持人读题的过程中,禁止抢答,可以在主持人控制的开关上另接一个与图2。21一样的电路,即可实现“违规者可见”的功能,即在主持人读题时如果有人违反比赛规定抢先按动按钮,显示器可以显示是哪个参赛队抢先,便于作出相应的处理。第七章元件清单74L S148 174L S279 174L S48 374L S192 2 N E555 274L S00 174L S121 1510 21K94.7k 15.1k 1100k 110k 168k 115k 10.1u F 110

24、u f 2100u f 1第8章总结与致谢8.1 总结虽然在设计本系统之初,我已对一个完整课题的设计有一定的基础了解,但是在格式和综合运用各方面等方面还存在较大的问题。通过在指导老师等帮助下,我首先用了一段时间对模拟电路的知识进行了温习,然后再根据以前对Protel DXP 的实训操作进行反复练习,最后对各个需要用到的知识有了一定的掌握和分析能力。在这之后的几个星期中,我计划的安排了设计时间,即此课题的需求分析、 总体设计、详细设计、系统调试等步骤,分阶段地完成各设计任务。接着,根据设计任务书以及需求分析的要求,对设计内容进行规范化和具体化,并以前台Word作为界面的设计工具对本课题进行了详细

25、的设计。在完成本设计的过程中,我既感受到面对复杂问题时的懵懂,也体会到问题得以解决时的快乐。同时,也总结了以下一些经验:(1设计着手较早,但由于刚开始时间较松,进度较慢。到后来感觉设计时间的紧迫性才全身心投入到制作之中,以便按时完成了任务。(2学习设计一个系统课题,实践是最好的方法。我对电路和软件设计的学习实际上分为两个阶段。前一阶段因课时内容而学习,而在这一阶段中,我总有隔雾观花的感觉,一些知识不是很扎实。后一阶段通过实践学习,很多前一阶段不甚了解的问题都迎刃而解。(3要学会抓住课本和运用互联网工具。课本是完成设计的基础,而互联网是一个具有大量资源的信息宝库,我们必须综合运用。总结这次设计的过程,取得了更多的收获,但也有些地方设计的不是很完美。还有一些需要提高和改进的地方。(1是系统的功能实现并不完全,实际工作中在分析时没有考虑进去,也没能实现。(2是设计过程中时间分配不合理,后期较为紧张的时间给我的工作带来很大的被动。(3是知识积累的不够完整,有很多知识都是临到用了才去重点补习,这样学到的知识毕竟不牢,而且用起来也不灵活。总之,经过这次毕业设计,我感觉自己从理论到实际操作都有很大的提高,也深刻认识到要完成一项任务,首先必须要