三相晶闸管移相触发器IP核的开发

1、三相晶闸管移相触发器!"核的开发杨媛,安涛,高勇,余宁梅(西安理工大学,陕西西安!"#$%摘要:利用&(工具中的硬件描述语言(*,遵照+,核的设计标准完成了数字化三相晶闸管触发电路+,(+-./00/1.230,456/4.7核的设计。经8,*仿真测试验证了设计正确,工作稳定。该移相触发器可用于三相可控整流、逆变系统的晶闸管触发;可精确到#9:;<的移相精度;可分别实现;#=/>#=工频交流电下的晶闸管触发。关键词:晶闸管/+,核;复杂可编程器件中图分类号:?A $;?A $文献标识码:(文章编号:"#B "#C (:#A #$B #

2、!#B #A#$%!"&(%*+,-.#$(%/0$1*%*#$2(+*3("$1*%/*$+.3%4#(+,%(D (ED 23-,(?35,E (FD 5-G ,D H I -GJ K /I (!"#$%$"&("*+,-./0$,1,12+,!"#$!"#$%56*3(173:L 3M /N 5-.O /./1O -505G 75P &(&0/1.45-I 1/M I G -(2.5K 3.I 1,15K 60I /NQ I .O .O /M .3-N 34N 5P +,N /M I G

3、-,.O /+,154/P 54.O /.4I G G /4I -G .O 74I M .541I 412I .5P .O 4/J 6O 3M /M I M 64565M /N ,3-N M I K 203./NQ I .O &(M 5P .Q 34/3-N R /4I P I /N S 78,*(85K 60/T,45G 43K K 3S 0/*5G I 1/R I 1/M 9?O /1I 412I .I K 60/K /-./N S 7+,154/13-S /3660I /N .5.4I G G /4.O /.O 74I M .545P .O 4/6O 3M /M 4/1.I P

4、I /43-N I -R /4M /M 7M ./K 9?O /64/1I M I 5-5P .O /6O 3M /M O I P .13-4/31O #9:;<9(-N I .13-Q 54UQ I .O .O /P 4/J V2/-1/5P ;#=54>#=98%29(4*:.O 74I M .54/I -./00/1.2306456/4.7154/;15K 60/T 645G 43K K 3S 0/05G I 1N /R I 1/(8,*:引言随着集成电路的飞速发展,系统芯片W F 8(W 7M J ./K J 5-J 3J 8O I 6已成为+8业界的焦点,芯片性能越来越强

5、,规模越来越大,导致开发周期增长,设计质量难以控制,芯片设计成本变高。基于软件业面向对象设计模式的+,核(+-./00/1.230,456/4.7854/设计可复用技术应运而生。+,核具有以下基本特征:!通用性;"正确性;#可移植性"。经验证,+,核可重复用于任何其它适用系统中。正是因为+,技术这种可复用性,使其被认为是最有前途的设计方案,以解决当今芯片设计工业界所面临的难题。电子设计自动化正向着基于单元库和+,核的正向设计方向发展。利用&(工具,按照+,设计标准完成了三相晶闸管触发电路+,核设计,通过新颖的设计思路解决了不同移相角范围触发脉冲输出问题;并在8,*上

6、进行了验证与测试。为该电路的应用和电力电子系统的集成提供了可复用设计模块。;三相全控桥整流电路图"3示出三相全控桥整流电路:。它由>只晶闸管组成。共阴极组侧和共阳极组侧的各A 只晶闸管相互换流,在电源的"个周期内获得>次换流定稿日期:#A B #;B :#作者简介:杨媛("X !$B ,女,湖南人,博士研究生,研究方向为电力电子、新型器件及集成电路。的脉动波形。三相全控桥式整流电路在任何时刻必须保证有两个不同组别的晶闸管同时导通才能构成回路。换流只在本组内进行,每隔":#<换流一次。由于共阴极组与共阳极组的换流点相隔>#<,

7、所以每隔>#<有一个元件换流。同组内各晶闸管的触发脉冲相位差为":#<。接在同一相的两个元件的触发脉冲相位差为"%#<,而相邻两脉冲的相位差是>#<。各元件触发脉冲顺序见图"S。图"三相全控桥整流电路及触发脉冲顺序#<内,必然产生>次输出脉冲(若为双窄脉冲,则每次同时有两路输出,即每>#<内必然产生"次脉冲输出,但是每次在第一个>#<应该输出哪两路,取决于移相角的大小,此后每隔>#<输出两路脉冲。因此将一个周期划为#!第A !卷第$期:#A 年%月电力电子技术,

8、5Q /4&0/1.45-I 1M Y 509A !,59$(2G2M .,:# A!个区域,每区为!"#并分别编号,如图$所示。设脉冲发出时刻距每区起始点的角度为!%(移相角,若!&"#(称此时!在第一范围,在距同步点!%&"#(!处,向晶闸管*+,*!(+和!号发触发脉冲;若&"#"!,"#(称此时!在第二范围,则在第二区向*+,*!(+和!号发触发脉冲,而在第一个!"#区间应给*-,*!(-和!号发触发脉冲,不难看出,此时!%!.&"#。同理,当,"#&quo

9、t;!+-"#(称此时!在第三范围,则在第三区向*+,*!(+和!号发触发脉冲,而在第一个!"#区间应给*/,*-(/和-号发触发脉冲,可算出此时!%!.,"#;当!#+-"#时(称此时!在第四范围,则在第四区向*+,*!(+和!号发触发脉冲,而在第一个!"#区间应给*&,*/(&和/号发触发脉冲,此时!%!.+-"#。根据该思路确定第一个!"#区间输出脉冲的晶闸管编号,以后每隔!"#给相应两个晶闸管提供脉冲输出。通过新颖的设计思路很好地解决了不同移相角范围触发脉冲的输出问题。图$触发区域的划分($

10、01核设计思路根据01的设计流程,确定了三相晶闸管移相触发器01核外部接口,将01核的设计按层次化、模块化标准进行,每个模块(从底层模块到顶层模块有其对应的源代码文件(234文件、测试文件和网表文件,并在多个536仿真软件中进行仿真测试,最终下载到7143器件中进行验证。另外,从工作原理考虑,整个01核的设计思路为:当输入数据使能端置高电平,移相角度以串行数据方式输入到+"位移位寄存锁存器中,当+"个输入时钟周期后,数据全部送入并被锁存,同时计算出相应的移相角!%角。这时,同步信号(89:被作为移相计数器的启动信号。一旦同步信号的一个上升沿到来,开始启动移相计数器;当达到!

11、%角时,启动脉冲计数器,产生移相脉冲1+"1!,最后经过分配器由!个脉冲输出端分别输出。对-"2;和!"2;不同交流电,只需改变同步信号和移相时钟频率。当交流电工作频率为-"2;时,同步信号为+""2;,移相时钟为<$=2;当交流电工作频率为!"2;时,同步信号为+$"2;,移相时钟为>!?/=2;。同步时钟的产生较简单,直接将电网电压用光耦隔离就可产生三相同步信号或用变压器隔离后通过过零比较器得到同步信号,这样同步信号将随电网频率的变化而变化。另外,若移相时钟频率固定不变,电网频率的波动可能会引起移相

12、角的不准确,但因整个三相整流系统为一闭环,最后的输出电压应作为反馈信号送到系统的输入,从而调整移相角来补偿电网波动引起的相位差。另一种办法是可用锁相环电路作为移相时钟的产生电路,使得移相时钟频率跟随电网频率的变化而变化。!?"系统接口及功能框图图&示出系统接口及功能框图,表+示出图&各输入输出信号的三相晶闸管移相触发器外部接口。图&三相晶闸管移相触发器接口及功能框图表#三相晶闸管移相触发器外部接口信号名称信号流向宽度信号描述A 8A B 输入+复位信号C D B D 输入+串行输入移相角度89:输入+同步脉冲(-"2;或!"2;C D B

13、D E :.A :输入+数据输入使能锁存端C D B D .F G =输入+数据输入时钟信号8H E I B .F G =输入+移相器时钟信号(<$=2;或>!?/=2;1+输出+第+相输出触发脉冲1$输出+第$相输出触发脉冲1&输出+第&相输出触发脉冲1/输出+第/相输出触发脉冲1-输出+第-相输出触发脉冲1!输出+第!相输出触发脉冲(+移位寄存锁存器移位寄存锁存器由移位寄存器、移位计数器、移相角计算器、锁存器和比较器-部分组成。其中,移位寄存器由+"个3触发器构成,当时钟信号(C D B D .F G =的上升沿到来时,将有一位输入数据送入移位寄存器,

14、同时前一位输入信号右移。移位计数器用于对移位时钟计数,当计数到+"时,如果C D B D .A :信号变为高电平,作为锁存器的锁存信号,锁存器将+<三相晶闸管移相触发器01核的开发数据送到移相角计算器计算出!并将数据保持到下一次输入数据使能端有效为止。比较器由组合逻辑构成,控制输入数据,如果大于"#$%时,相移达最大,输出为"#$%。(&移相脉冲产生模块移相脉冲产生模块主要由,(两个子模块构成。共有个计数器和"个数据选择器及相应的组合逻辑控制电路。模块为移相减法计数器(模"*$+,;(模块为脉冲输出-$%计数器(模-$+,脉冲选择

15、输出计数器(模-和数据选择器。该模块的数据输入(./0/来自移位寄存器模块的锁存输出端口。在同步信号上升沿到来之前,./0/被置入计数器。当方波同步信号(123的上升沿到来时,移相计数器开始减法计数,移相计数器的启动信号(10/40变为高电平,作为脉冲计数器信号启动输出到脉冲计数器。当脉冲计数器开始计数时,脉冲选择计数器也开始计数。脉冲(56718变为高电平,当脉冲计数器计数到指定值!时,56718变为低电平,作为第一次脉冲输出,当移相计数器计数到-$%时,计数器重新开始计数,并输出第二次脉冲。当脉冲选择计数器为-时,脉冲计数器被停止。!设计的验证及结论9:核设计采用;<=>语言实

16、现,在多种?=软件中进行过仿真验证。图,为A :>B C 99仿真软件中分别对应!D $和!D "#$%时的输出脉冲时序仿真图,程序最终下载到E :>=中得以验证。图,输出脉冲时序图图#和图-分别示出对应!D $和!D "#$%时的输出脉冲时序实测图。需说明的是,由于示波器为双踪示波器,无法同时测量F 通道波形,因此图#/、G 和图-/、G 两通道波形仅显示了同步脉冲、第一路和第二路的输出脉冲,第一通道方波为同步脉冲。由图#和图-可知,结果与仿真结果一致。图#实测脉冲时序图(!D $时图-实测脉冲时序图(!D "#$%时按照9:核的设计流程,完成了三相晶闸管移相触发9:核的设计,通过较新颖的设计思路很好地解决了不同移相角范围触发脉冲的输出问题,并通过了E :>=验证。该9:核的