电子技术基础-6 普通版和非门参数测试和组合逻辑电路设计ppt课件

1、1n一、逻辑门电路的主要参数及使用规则n二、实验目的n三、实验内容n四、组合逻辑电路的功能测试n五、数字电路组装与调试技术n六、实验的具体要求n七、实验注意事项n八、实验报告要求2nTTL与非门电路的主要参数nTTL器件的使用规则nCMOS与非门电路的主要参数 nCMOS器件的使用规则 3n 静态功耗静态功耗PD: PD PD: PD 50 mW 50 mWn 输出高电平输出高电平VOH : VOH VOH : VOH 3.5 V 3.5 V，为逻，为逻辑辑1 1n 输出低电平输出低电平VOL : VOL VOL : VOL 0.4 V 0.4 V，为逻，为逻辑辑0 0n 扇出系数扇出系数NO

2、 : NO NO : NO 8 8NO = IOL/IIS NO = IOL/IIS & mA +5V IIS 1k RP 100 +VCC （+5V） + VO0.4V 为合格 mA V & 4n 平均传输延迟时间平均传输延迟时间tpd :tpd :n 直流噪声容限直流噪声容限VNHVNH和和VNL :VNL :tPLH50%50%50%50%tPHL输入输入同相同相输出输出tpd= tpd= (tPLH+tPHL)/2(tPLH+tPHL)/2 tpd tpd的数值很小，一般为几纳秒至几十纳秒。的数值很小，一般为几纳秒至几十纳秒。指输入端所允许的输入电压变化的极限范围。指输

3、入端所允许的输入电压变化的极限范围。VNH= VSH VNH= VSH VON=2.4V-VON=2.4V-VIH(min)VIH(min)VNL= VOFFVNL= VOFFVSL=VIL(min) -VSL=VIL(min) -0.4V0.4VTTL与非门电路的主要参数与非门电路的主要参数5n电源电压电源电压+VCC: +VCC: 只允许在只允许在+5V+5V10%10%范围内，超过范围内，超过该范围可能会损坏器件或使逻辑功能混乱。该范围可能会损坏器件或使逻辑功能混乱。n电源滤波电源滤波 TTL TTL器件的高速切换，会产生电流跳器件的高速切换，会产生电流跳变，其幅度约变，其幅度约4mA4

4、mA5mA5mA。该电流在公共走线上的。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接减小干扰。可在电源端并接1 1个个100100F F的电容作为的电容作为低频滤波及低频滤波及1 1个个0.010.01F F0.10.1F F的电容作为高频的电容作为高频滤波。滤波。6n输出端的连接输出端的连接 不允许输出端直接接不允许输出端直接接+5V+5V或接地。或接地。除除OCOC门和三态门和三态(TS)(TS)门外，其它门电路的输出端不允门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。许并联使用，

5、否则，会引起逻辑混乱或损坏器件。n输入端的连接输入端的连接 输入端串入输入端串入1 1只只1k1k10k10k电阻与电阻与电源连接或直接接电源电压电源连接或直接接电源电压+VCC+VCC来获得高电平输入。来获得高电平输入。直接接地为低电平输入。直接接地为低电平输入。 或门、或非门等或门、或非门等TTLTTL电路的多余的输入端不能悬电路的多余的输入端不能悬空，只能接地；空，只能接地； 与门、与非门等与门、与非门等TTLTTL电路的多余输入端可以悬空电路的多余输入端可以悬空( (相当于接高电平相当于接高电平) )，但易受到外界干扰，可将它们，但易受到外界干扰，可将它们接接+VCC+VCC或与其它输

6、入端并联使用，输入端并联时，或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。从信号获取的电流将增加。TTL器件的使用规则器件的使用规则7n电源电压电源电压+VDD: +VDD+VDD: +VDD一般在一般在+5V+5V+15V+15V范围范围内均可正常工作，并允许波动内均可正常工作，并允许波动10%10%。n静态功耗静态功耗PD : PD : 约在微瓦量级。约在微瓦量级。n输出高电平输出高电平VOH : VOHVDDVOH : VOHVDD 0.5V 0.5V为逻辑为逻辑1 1。 n输出低电平输出低电平VOL:VOLVSS+0.5VVOL:VOLVSS+0.5V为逻辑为逻辑0(V

7、SS=0V)0(VSS=0V)。CMOS与非门电路的主要参数与非门电路的主要参数8l 电源电压电源电压+VDD:+VDD:电源电压不能接反，规定电源电压不能接反，规定+VDD+VDD接电接电源正极，源正极，VSSVSS接电源负极接电源负极( (通常接地通常接地) )。输出端的连接：输出端不允许直接接输出端的连接：输出端不允许直接接+VDD+VDD或地，除或地，除三态门外，不允许两个器件的输出端连接使用。三态门外，不允许两个器件的输出端连接使用。输入端的连接：输入信号输入端的连接：输入信号ViVi应为应为VSSViVDDVSSViVDD，超出，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可该

8、范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻在输入端串接一只限流电阻(10(10100)k100)k； 多余的输入端不能悬空，应按逻辑要求直接接多余的输入端不能悬空，应按逻辑要求直接接+VDD+VDD或或VSS(VSS(地地) )。9学会使用学会使用TTLTTL逻辑电路芯片；逻辑电路芯片；掌握组合逻辑电路的功能测试方法；掌握组合逻辑电路的功能测试方法；学会简单组合电路的设计方法。学会简单组合电路的设计方法。10测量测量TTLTTL与非门输出高、低电平与非门输出高、低电平; ;（图（图5.16.15.16.1、图图5.16.25.16.2）测量门传输延迟时间；（图测量门传

9、输延迟时间；（图5.16.5 5.16.5 ）测量测量TTLTTL与非门电压传输特性与非门电压传输特性; ; （图（图5.16.7 5.16.7 ）设计并组装一个设计并组装一个“大小比较器大小比较器”，测试其逻辑，测试其逻辑功能静态、动态）；功能静态、动态）；OCOC门应用实验选做）。门应用实验选做）。11 静态测试静态测试 & Y A B +5V 示波器示波器 万用表万用表 1 0 逻辑灯？逻辑灯？ 510 220 （1 1验证逻辑功能，即核对真值表；验证逻辑功能，即核对真值表；（一定要学会用示波器测试输入、输出的高低电平）（一定要学会用示波器测试输入、输出的高低电平） 数据开关数据

10、开关（2 2测试输出逻辑电平测试输出逻辑电平 12 动态测试动态测试 加入频率较高的信号正方波），验证加入频率较高的信号正方波），验证逻辑功能波形关系，如反相等）；逻辑功能波形关系，如反相等）； 检查有无竞争冒险，测量传输延时。检查有无竞争冒险，测量传输延时。& YAB示波器示波器( (正方波）正方波）1131 1画逻辑电路图画逻辑电路图 & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5

11、6 U2：74LS10 U3：74LS00 U4：74LS20 图图5.17.3 5.17.3 工程图纸工程图纸最简标准最简标准芯片种类最少芯片种类最少芯片数量最少芯片数量最少转换问题转换问题引脚号引脚号14 & & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U3 U3 U3 U4 1 2 3 4 5 6 9 10 8 3 4 5 6 1 2 4 5 6 U2：74LS10 U3：74LS00 U4：74LS20 图图5.17.3 5.17.3 转换问题转换问题 & & 1

12、 9 8 U2 U3 13 12 11 1 2 13 12 U1 DABCABCDL1 1画逻辑电路图画逻辑电路图 15 & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3 13 12 10 9 8 U3：74LS20 U2：74LS00 TTLTTL与非门多余输入端处理：接与非门多余输入端处理：接+5V+5V、并联、并联 、悬空、悬空最简电路最简电路1 1画逻辑电路图画逻辑电路图 CMOSCMOS门电路的任门

13、电路的任何输入端都不能何输入端都不能悬空悬空!40004000系列、系列、74HC74HC系列为系列为CMOSCMOS门电门电路路162 2组装、连接线路组装、连接线路17 & & & & 1 1 1 L R Y G U1：74LS04 2 3 4 5 6 1 U1 U1 U1 U2 U2 U2 U3 1 2 3 4 5 6 9 10 8 1 2 4 5 6 & U3 13 12 10 9 8 U3：74LS20 U2：74LS00 信号寻迹法跟踪）信号寻迹法跟踪） 0000例：例：RYG=000RYG=000应该有应该有L=1L=11110五、数字电路

14、组装与调试技术五、数字电路组装与调试技术 181. 1. 测量测量TTLTTL与非门输出高、低电平与非门输出高、低电平 74LS00空载 下拉负载(拉电流)5.1k下拉负载(拉电流)510上拉负载(灌电流)510VOH 4.843.573.26VOL 0.120.35 510 Y 1 0 5.1k & Y 1 0 & Y 1 0 & (a) (b) (c) 分别测量图分别测量图a a、b b、c c、d d、e e五种情况下五种情况下Y Y的电压值，其的电压值，其结果说明了什么？结果说明了什么？ Y 1 510 & Y 1 & (d) (e) +5V 1

15、 1 19n测试电路-图5.16.5 n测试方法-光标测量法2. 2. 测量门传输延迟时间测量门传输延迟时间29.60ns20示波器光标测量法示波器光标测量法2122示波器光标测量法示波器光标测量法23示波器光标测量法示波器光标测量法243. 3. 测量测量TTLTTL与非门电压传输特性图与非门电压传输特性图5.16.7 5.16.7 ） 在示波器上用在示波器上用X-YX-Y显示方式观察曲线，并用坐显示方式观察曲线，并用坐标纸描绘出特性曲线，在曲线上标出标纸描绘出特性曲线，在曲线上标出VOHVOH、VOLVOL、VONVON、VOFFVOFF，计算，计算VNHVNH、VNL VNL 。 &am

16、p; Y 5.1K 示示波波器器 正正三三角角波波 CH2 CH1 500Hz 4V 顺时针调节信号发生器面板上的顺时针调节信号发生器面板上的OFFSETOFFSET旋钮，旋钮，使之输出正三角波。使之输出正三角波。25 vI vO VOH VOL 2.4V 0.4V VOFF VON O 测试要点：测试要点： 首先：观察首先：观察CH1CH1、CH2CH2波形波形 （耦合方式为直（耦合方式为直流）；流）； 然后：按然后：按“display”“display”，菜单中选菜单中选“格式格式”：“YT”“YT”“XY” “XY” ；确定坐标原点；确定坐标原点； 在特性曲线上标出所在特性曲线上标出所有

17、参数有参数 。264.4.设计并组装一个能判断一位二进制数设计并组装一个能判断一位二进制数A A与与B B大小的大小的“大小比较器大小比较器”，测试其功能，测试其功能 实验报告中，要有设计过程实验报告中，要有设计过程; ; 画出逻辑电路图应标上管脚号）画出逻辑电路图应标上管脚号）; ; 静态测试：结果记入表静态测试：结果记入表5.17.2;5.17.2; 动态测试：动态测试：A A为为1kHz 1kHz 正方波正方波,B=1,B=1,记录输出记录输出波形。波形。 问题：只有问题：只有2 2片片74LS0074LS00，能否实现？，能否实现？27n测试电路-图5.16.11n确定发光二极管的限流

18、电阻RD和上拉电阻Rn输入端加正方波1KHz,4V),用示波器观察并记录各点波形。5. OC5. OC门应用实验选做）门应用实验选做）281 1电源（电源（5V5V）核对无误，再接入！核对无误，再接入！2 2输出端不能短路、线与；输出端不能短路、线与；3 3多余输入端处理方法：多余输入端处理方法：TTLTTL与非门、与门：并联、接与非门、与门：并联、接+5V +5V 、悬空、悬空TTLTTL或非门、或门：并联、接地、悬空或非门、或门：并联、接地、悬空CMOSCMOS电路的任何输入端均不能悬空！电路的任何输入端均不能悬空！29141312111234109856774LS00 四 2 输入与非门VCC 4B 4A 4Y 3B 3A 3Y& 1A 1B 1Y 2A 2B 2Y GND141312111234109856774LS04 六反相器VCC 6A 6Y 5A 5Y 4A 4Y 1A 1Y 2A 2Y 3A 3Y GND111111141312111234109856774LS10 三 3 输入与非门 VCC 1C 1Y 3C 3B 3A 3Y& 1A 1B 2A 2B 2C 2Y GND&a