74LS161电子时钟设计..

1、1摘要此次电子时钟的设计， 是以同步加法计数器74LS161为基础的时序逻辑电 路设计，其有较强的实际应用性。74LS161可以灵活的应用于各种数字电路的 设计，实现各种功能。在本设计中，我使用74LS161的各种级联方式实现了多 级多进制的计数并分级连接数码管，实现了电子时钟的功能。关键词：数字时钟；计数器；级联；74LS161。2目录第 1 章 设计任务 . 21.1 内容及要求 . 21.2 用途 . 2第 2 章 设计方案 . 22.1 设计思路 . 22.2 设计方案及其论证 . 32.3 元器件的选择 . 4第 3 章 电路设计 . 73.1 输入 . 73.2 计数器 . 73.

2、3 显示输出结果 . 93.4 整体电路 . .9第 4 章 整体电路的仿真测试及性能 . .104.1 电路的安装调试（仿真） .114.2 性能指标测量及记录 . . .11总结. . . . 14参考文献 . .153第1章 设计任务1.1 内容及要求电子时钟设计：设计一个具有时、分、秒的十进制数字显示的计数器。用MULTISIM软件实现，并用proteus画出PCB板。1.2 用途 ：此设计可以应用于各种计时器，通过调节脉冲，可以构成秒表，电子时钟 以及各种显示方案的计时/计数设备。第2章 设计方案整体思路 ：本题目的要求是做一个能显示时、 分、秒的计数器， 那么这个电路就用该包 含3

3、部分:第一部分提供周期的脉冲信号；第二部分是以第一部分为输入源的组 合计数器；第三部分是显示部分，把第二部分计数的结果按照一定的方式显示。2.1 设计思路2.1.1信号源信号源要求是有周期的脉冲输入才能够进行计数， 应选择方波输入的脉冲信 号。2.1.2.计数器计数器应该分为3部分，分别记录时、分、秒。2.1.3计秒位一分钟有60秒，故秒位应该用60进制的计数器。记秒位要显示2位数， 并且没有集成的60进制计数器，所以级联的计数器应该可以实现两位输出。每 计60秒秒位将会向分位进一并且本位清零。2.1.4计分位一小时有60分钟，故分位也应该用60进制的计数器。和记秒位一样，记 分位同样要显示2

4、位数，且没有集成60进制计数器，所以级联的计数器应该可 以实现两位输4出。每计60分分位将会向小时位进一并且本位清零。2.1.5计小时位一天有24小时（这里设计的是24小时制计数器），故秒位应该用24进制 的计数器。记小时位要显示2位数，并且没有集成的24进制计数器，所以级联 的计数器应该可以实现两位输出。每计满24小时本位将会进行一次清零。2.1.6显示输出小时、分钟、秒这3位每位都需要输出两位数，故总共会有6位数输出。 将输出显示要使用显示译码器/数码管连接到每一个计数器的输出端。2.1.7进位和清零进位和清零应该是同步的，即当秒位计满60秒的瞬间，应该同时发出一个 进位脉冲给下一级计数器

5、和一个本位的清零脉冲进行清零。 故可以用逻辑门在两 级计数器之间进行连接以实现功能。2.2 设计方案及其论证按照整体思路，设计方案如下：使用同步加法计数器74LS161构成60进制加法计数器作为第一级（秒） 计数器。在秒的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十 位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向本位发送一 个清零信号， 并同时向分位的个位发送一个进位脉冲。 这样就构成了一个级联而 形成的60进制带进位与清零的加法计数器。按照同样的方法，可以构成分位的计数器。小时位和分位、秒位不同，它是以10进制来显示24进制数，所以清零与 计数的方式要有所改变。小时位

6、有两个清零信号：在小时的个位计数到10的瞬间，向本位发送一个清零信号，并同时向十 位发送一个进位脉冲。在小时的十位计数到2并且个位计数到4的瞬间，向个位和十位同时发 送一个清零信号。52.3 元器件的选择2.3.1.电压源考虑到74LS161的工作电压，仿真电路选用5V的电压源VCC2.3.2.脉冲信号2.3.3.计数器本次设计采用同步加法计数器74LS161。74LS161为可预置的4位二进制同步计数器,它可以灵活的运用在各种 数字电路，以及单片机系统种实现分频器等很多重要的功能其管脚图如下：RIPPLEOUTPUTSCARRY “ *- - ENABLE*CC OUTPUT A Gfi O

7、c Oo T LOAD1I161514131211 |10gYRIPPIF oAaBQCARRYOUTPUTCLEAR?*B(CQQENABLETLOADENABL:DP1123456r I8CLEAR CLOCK A & C D ENABLE GMD6DATA INPUTS图222274LS16174LS16174LS161的清除端是异步的。当清除端CLEAR为低电平时，不管时钟 端CLOCK状态如何，即可完成清除功能。74LS161的预置是同步的。当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA-QD与数据输入端A-D相一致。74LS161的计数是同步的， 靠C

8、LOCK同时加在四个触发器上而实现的。 当ENP、ENT均为高电平时，在CLOCK上升沿作用下QA-QD同时变化, 从而消除了异步计数器中出现的计数尖峰。在CLOCK出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。74LS161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一 个高电平脉冲，其宽度为QA的高电平部分。74LS161在不外加门电路的情况下，可级联成N位同步计数器。输入输出CR LD CTpCTTCPD3D2 DDQQQi QiQQ0X X X XX X X X0 0 0 010X x t3d nd匸y 01101XX X X X保持11X0XX X

9、X X保持1111 tX X X X计数图 2.32.3 74LS16174LS161 功能表2.3.4.译码器显示计数结果需要用到显示译码器DCD_HEX-：DCD_HEX : 9CDJHEX7U4U58VCC图 3.13.1 输入端的连接图 2.42.4 两个正在工作的显示译码器DCDDCD HEXHEX235逻辑门本设计需要用到非门（7405N）和与非门（7400N）U22A7405NU9ALL- II:-7400N图 2.52.5非门第3部分 电路设计3.1 输入A-D置位端接地（置零），ENT和ENP以及CLR接VCC（置1），CLK接时钟输入的负极（因为是低电平有效）按照图示方法接

10、线。l1 ft1LA 级B SB QCQDENP RCOENT -LOAD-CLR CLK-93.2 计数器初始方案：本次试验设计要设计60和24进制加法计数器，其大于一个74LS161的 计数范围需要进行级联。借助Cr对计数器清零，可以实现60进制的计数。当 且仅当秒的个位计数到10的瞬间，即输出为1010时，向本位发送一个清零信 号，并同时向十位发送一个进位脉冲。改进方案：由于74LS161直接清零方式为异步清零，这种清零方式会导致清零的不可 靠。在使用这种方案的时候，必须要把脉冲调整到一个较低的周期，才会产生有 效地清零和进位信号。故需要对清零进行一定的改进，使不可靠清零变成可靠清 零。

11、74LS161的预置是同步的，所以我利用预置端的ABCD四个端口来实现 清零。把A-D接地（低电平）后，当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QA-QD会与数据输入端A-D相一致。通过采用预置 的方式，可以确保清零的稳定。再次改进：在改进之后，仍存在一些问题。为了使清零和进位同步进行，我把清零的输 出端引出一根线，加上非门引入下一级计数器的输入端（因为CLK输入端是高 电平有效，而预置、清零是低电平有效）。按照这种方法，可以实现多重清零方 式，从而可以实现24进制用10进制显示的计数方式，并且清零和进位的可靠 性与同步性得到了极大地提高。连接如图所示，其中A端是连接下

12、一级脉冲信号的输入端；B端是用于清 零的低电平信号，连接到置位端，当计数器输出为10（1010B）时会通过与非门产生一个清零信号；C是进位端，在清零端上加了一个非门形成图 3.3.2 2聶參ICOABCDFN103.3 显示输出结果每一级计数器的QAQD为计数结果输出端，使用显示译码器DCD_HEX连接其输出端，可以显示当位的计数状态。使QAQD分别连接D0-D3即可显 示。5VCEH-0O7A：卿N-Z4LS161N 图 3.43.4 译码器连接按照每位的进位/清零要求，把留个计数器进行级联:图 3.33.3 计数器的级联U4113.4 整体电路第4部分整体电路图的仿真测试及性能检测4.1

13、电路的安装调试（仿真）电路连接如图4.5所示，运行电路，开始测试4.2 性能指标测量及记录4.2.1秒位的计数测量DCDHEX DCD_HEX图 4.14.1 9 9 秒状态Kn,_rtEM DCDHO DCQJfEa DCD_HDKD_KX DCD.WEX图 3.53.5 整体电路连接124.2.2秒位向分位进位和清零4.2.3分位的计数测量DCD_HEX DCD_HEX图 4.24.2 1010 秒的状态图 4.44.4 1 1 分钟134.2.4分位向小时位进位和清零图 4.84.8 6060 分钟（一小时）状态4.2.5小时位的计数图 4.54.5 9 9 分状态:DCD HEXDCD

14、 HEX :U12l U9 图 4.64.6 1010 分状态U12.U9 图 4.74.7 5959 分钟状态144.2.6小时位的清零图 4.94.9 9 9 小时状态图 4.124.12 2424 小时整（0 0 时）状态15总结此次为期将近二周的课程设计到此告一段落， 在此次课程设计中， 我有很多 感触。课程设计是我们专业课知识综合运用的实践训练， 是对专业知识的总结与 考察，是从事将来的工作前的一个不可或缺的过程。刚拿到设计题目时， 我还是比较迷茫的， 感觉无从下手。 所以我并没有急于 下手，而是花了一天的时间去分析题目， 设计出其大致运行原理， 并进行一定的 论证和改进。在方案确定之后，我再去查阅资料，选定芯片，通过所选芯片的参 数和功能来重新改进设计方案。至此，我的思路已经非常清晰。所以在第二天， 我在电脑上只用了一个小时就完成并进一步改进了我的设计，并且完成了验证。在本次课程设计中，我发现了很多问题，虽然上学期也做过这样的课程设计， 但是这次设计让我有了很大的长进。 通过这次设计， 我把理论和实际紧密的联系 在了一起，感觉学习的深度在课本的基础上更深入了一层。 有些事情， 只有我们 真正去做了，才能真正的掌握它， 理解的更加深刻。 光学理论知识是远远不够的。总的来说，此次课程设计虽有挫折，但还是收获颇丰。16参考文献：胡宴如 主编 .