嵌入式系统技术L5(2)

1、2022-1-301ARM应用系统硬件设计 2022-1-302 熟悉熟悉S3C2410X的功能；的功能； 熟悉嵌入式系统的电源电路、时钟和电源熟悉嵌入式系统的电源电路、时钟和电源管理、复位电路、存储器系统等主要功能与管理、复位电路、存储器系统等主要功能与设计方法。设计方法。 熟悉与掌握熟悉与掌握I/O 端口、端口、DMA控制器、控制器、UART、USB接口、接口、A/D转换与触摸屏、转换与触摸屏、LCD控制器、控制器、IIC和和IIS等接口电路的原理与等接口电路的原理与使用方法。使用方法。2022-1-303S3C2410X功能简介功能简介 Samsung 公司推出的公司推出的32位位RIS

2、C处理器处理器S3C2410X,为为手持设备和一般类型应用提供了低价格、低功耗、高性能手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。小型微控制器的解决方案。 S3C2410A采用了采用了ARM920T内核，内核，0.18m工艺的工艺的CMOS标准宏单元和存储器单元。标准宏单元和存储器单元。 它的低功耗、精简和出色的全静态设计特别适用于对成它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采用了本和功耗敏感的应用。同样它还采用了AMBA新型总线结新型总线结构。构。 S3C2410XS3C2410X介绍介绍2022-1-304 S3C2410X

3、为为 16/32 位位 RISC 体系结构和体系结构和 ARM920T 内内核强大的指令集，加强的核强大的指令集，加强的 ARM体系结构体系结构 MMU(Memory Management Unit)用于支持用于支持 WinCE,EPOC 32和和 Linux，指令高速存储缓冲器（指令高速存储缓冲器（I-Cache），数据高速存储缓冲器），数据高速存储缓冲器（D-Cache），写缓冲器和物理地址），写缓冲器和物理地址 TAG RAM 减少主存减少主存带宽和响应性带来的影响；带宽和响应性带来的影响；S3C2410X采用采用 ARM920T CPU 内核，支持内核，支持 ARM 调试体系结构。调试

4、体系结构。2022-1-305功能框图功能框图2022-1-3061、体系结构、体系结构 S3C2410由由ARM920T内核内核和和片内外设片内外设两大部分构成。两大部分构成。 ARM920T内核由内核由ARM9内核内核ARM9TDMI、32KB的的Cache、MMU(Memory Management Unit)三部分组成三部分组成; 片内外设分为高速外设和低速外设，分别用片内外设分为高速外设和低速外设，分别用AHB (Advanced High-performance Bus)总线和总线和APB (Advanced Peripheral Bus)总线连接。总线连接。2022-1-3072

5、、系统管理器、系统管理器 1) 支持大支持大/小端方式小端方式 ； 2) 寻址空间：每寻址空间：每 bank 128M 字节（总共字节（总共 1G字节）；字节）； 3) 支持可编程的每支持可编程的每 bank 8/16/32 位数据总线带宽位数据总线带宽 ； 4) 从从 bank 0 到到bank 6 都采用固定的都采用固定的 bank 起始寻址起始寻址 ； 5) bank7 具有可编程的具有可编程的 bank的起始地址和大小；的起始地址和大小； 2022-1-3086) 8 个存储器个存储器bank： 其中其中 6 个适用于个适用于 ROM,SRAM,和其他；和其他； 另外另外 2 个适用于

6、个适用于 ROM/SRAM 和同步和同步 DRAM 。 7) 所有的存储器所有的存储器 bank 都具有可编程的操作周期；都具有可编程的操作周期； 8) 支持外部等待信号延长总线周期；支持外部等待信号延长总线周期； 9) 支持掉电时的支持掉电时的 SDRAM 自刷新模式自刷新模式 ； 10) 支持各种型号的支持各种型号的 ROM 引导（引导（NOR/NAND Flash，EEPROM，或其他）。，或其他）。2022-1-3093、NAND Flash 启动引导启动引导 1) 支持从支持从 NAND flash 存储器的启动；存储器的启动； 2) 采用采用 4KB 内部缓冲器进行启动引导；内部缓

7、冲器进行启动引导； 3) 支持启动之后支持启动之后 NAND 存储器仍然作为外存储器仍然作为外部存储器使用。部存储器使用。2022-1-30104、Cache 存储器存储器1) 64 项全相连模式，采用项全相连模式，采用 I-Cache(16KB)和和 D-Cache(16KB) ； 2) 每行每行 8 字长度，其中每行带有一个有效为和两个字长度，其中每行带有一个有效为和两个 页面重页面重写标志位；写标志位； 3) 伪随机数或轮转循环替换算法；伪随机数或轮转循环替换算法； 4) 采用写穿式（采用写穿式（write-through）或写回式（）或写回式（write-back）cache 操作来更

8、新主存储器；操作来更新主存储器； 5) 写缓冲器可以保存写缓冲器可以保存 16 个字的数据和个字的数据和 4 个地址。个地址。2022-1-30115、时钟和电源管理（、时钟和电源管理（phase locked loop，锁相环电路），锁相环电路） 1) 片上片上 MPLL和和 UPLL: 采用采用 UPLL 产生操作产生操作 USB 主机主机/设备的时钟，设备的时钟，48/96MHZ ； MPLL 产生最大产生最大 266MHZ（在（在 2.0V内核电压下）操作内核电压下）操作 MCU所需要的时钟。所需要的时钟。 2) 通过软件可以有选择性的为每个功能模块提供时钟通过软件可以有选择性的为每个

9、功能模块提供时钟 ； 2022-1-3012 3) 电源模式：正常，慢速，空闲和掉电模式；电源模式：正常，慢速，空闲和掉电模式； 正常模式：正常模式：正常运行模式正常运行模式 ； 慢速模式：慢速模式：不加不加 PLL 的低时钟频率模式；的低时钟频率模式； 空闲模式：空闲模式：只停止只停止 CPU的时钟；的时钟； 掉电模式：掉电模式：所有外设和内核的电源都切断了。所有外设和内核的电源都切断了。 4) 可以通过可以通过 EINT15:0或或 RTC 报警中断来从掉电模式报警中断来从掉电模式中唤醒处理器。中唤醒处理器。2022-1-30136、中断控制器、中断控制器1) 55 个中断源（个中断源（1

10、 个看门狗定时器，个看门狗定时器，5 个定时器，个定时器，9 个个UARTs，24 个外部中断，个外部中断，4 个个 DMA,2个个 RTC,2个个ADC,1 个个 IIC,2 个个 SPI,1个个 SDI,2 个个 USB,1 个个 LCD,和和 1 个电池故障）；个电池故障）； 2) 电平电平/边沿触发模式的外部中断源边沿触发模式的外部中断源 ； 3) 可编程的边沿可编程的边沿/电平触发极性；电平触发极性； 4) 支持为紧急中断请求提供快速中断服务。支持为紧急中断请求提供快速中断服务。2022-1-30147、具有脉冲带宽调制功能的定时器、具有脉冲带宽调制功能的定时器 1) 4 通道通道

11、16 位具有位具有 PWM 功能的定时器，功能的定时器，1 通道通道 16 位位内部定时器，可基于内部定时器，可基于 DMA 或中断工作或中断工作 ； 2) 可编程的占空比周期，频率和极性；可编程的占空比周期，频率和极性； 3) 能产生死区；能产生死区； 4) 支持外部时钟源。支持外部时钟源。2022-1-30158、RTC（实时时钟）（实时时钟） 1) 全面的时钟特性：秒、分、时、日期，星期，月和年；全面的时钟特性：秒、分、时、日期，星期，月和年； 2) 32.768KHz工作；工作； 3) 具有报警中断；具有报警中断； 4) 具有节拍中断。具有节拍中断。9、通用、通用 I/O 端口端口 1

12、) 24 个外部中断端口；个外部中断端口； 2) 多功能输入多功能输入/输出端口。输出端口。2022-1-301610、UART (Universal Asynchronous Receiver and Transmitter，通，通用异步接收器和发送器用异步接收器和发送器) 1) 3 通道通道 UART，可以基于，可以基于 DMA模式或中断模式工作；模式或中断模式工作； 2) 支持支持 5 位，位，6位，位，7 位或者位或者 8 位串行数据发送位串行数据发送/接收；接收； 3) 支持外部时钟作为支持外部时钟作为 UART 的运行时钟（的运行时钟（UEXTCLK）；）； 4) 可编程的波特率；

13、可编程的波特率； 5) 支持支持 IrDA1.0； 6) 具有测试用的还回模式；具有测试用的还回模式； 7) 每个通道都具有内部每个通道都具有内部 16字节的发送字节的发送 FIFO和和 16 字节的字节的接收接收 FIFO。2022-1-301711、DMA控制器控制器 1) 4 通道的通道的 DMA控制器；控制器； 2) 支持存储器到存储器，支持存储器到存储器，IO到存储器，存储器到到存储器，存储器到 IO和和 IO到到 IO的传输；的传输； 3) 采用猝发传输模式加快传输速率。采用猝发传输模式加快传输速率。12、A/D 转换和触摸屏接口转换和触摸屏接口 1) 8 通道多路复用通道多路复用

14、 ADC； 2) 最大最大 500KSPS/10 位精度。位精度。2022-1-301813、LCD 控制器控制器 STN LCD显示特性显示特性 1) 支持支持 3 种类型的种类型的 STN LCD 显示屏：显示屏：4位双扫描，位双扫描，4位单扫描，位单扫描，8位单扫描显示类型；位单扫描显示类型； 2) 支持单色模式、支持单色模式、4 级、级、16 级灰度级灰度 STN LCD、256色色和和 4096 色色STN LCD； 3) 支持多种不同尺寸的液晶屏支持多种不同尺寸的液晶屏 ； 4) LCD实际尺寸的典型值是：实际尺寸的典型值是：640480，320240，160160及其他；及其他；

15、 5) 最大虚拟屏幕大小是最大虚拟屏幕大小是 4M 字节字节.； 6) 256 色模式下支持的最大虚拟屏是：色模式下支持的最大虚拟屏是：40961024，20482048，10244096 等。等。2022-1-301915、看门狗定时器、看门狗定时器 1) 16 位看门狗定时器；位看门狗定时器； 2) 在定时器溢出时发生中断请求或系统复位。在定时器溢出时发生中断请求或系统复位。16、IIC 总线接口总线接口 1) 1 通道多主通道多主 IIC 总线；总线； 2) 可进行串行，可进行串行，8 位，双向数据传输，标准模式下位，双向数据传输，标准模式下数据传输速度可达数据传输速度可达 100kbi

16、t/s，快速模式下可达到，快速模式下可达到 400kbit/s。2022-1-302017、IIS总线接口总线接口 1) 1通道音频通道音频 IIS 总线接口，可基于总线接口，可基于 DMA方式工作；方式工作； 2) 串行，每通道串行，每通道 8/16 位数据传输；位数据传输； 3) 发送和接收具备发送和接收具备 128 字节字节(64 字节加字节加64 字节字节)FIFO； 4) 支持支持 IIS 格式和格式和 MSB-justified 数据格式。数据格式。2022-1-302118、USB 主设备主设备 1） 2 个个 USB 主设备接口；主设备接口； 2） 遵从遵从 OHCI Rev.

17、1.0 标准；标准； 3） 兼容兼容 USB ver1.1 标准；标准； 4） USB 从设备；从设备； 5） 1 个个 USB 从设备接口；从设备接口； 6） 具备具备 5 个个 Endpoint ； 7） 兼容兼容 USB ver1.1 标准。标准。 2022-1-302219、SD 主机接口主机接口 1）兼容）兼容 SD存储卡协议存储卡协议 1.0 版；版； 2）兼容）兼容 SDIO卡协议卡协议 1.0 版；版； 3）发送和接收具有）发送和接收具有 FIFO； 4） 基于基于 DMA或中断模式工作；或中断模式工作； 5） 兼容兼容 MMC卡协议卡协议 2.11版。版。2022-1-302

18、320、SPI 接口接口 1) 兼容兼容 2 通道通道 SPI 协议协议 2.11版；版； 2) 发送和接收具有发送和接收具有 28 位的移位寄存器；位的移位寄存器； 3) 可以基于可以基于 DMA或中断模式工作。或中断模式工作。2121、工作电压、工作电压1) 内核：内核：1.8V 最高最高 200MHz (S3C2410A-20) ； 2.0V 最高最高266MHz (S3C2410A-26) ； 2) 存储器和存储器和 IO口：口：3.3V。2022-1-302422、操作频率、操作频率 最高达到最高达到 266MHZ 23、封装、封装 272FBGA2022-1-3025Addr0 A

19、ddr0 addr26addr26地址总线地址总线Data0 Data0 data31data31数据总线数据总线GPA0 GPA0 2222、GPB0 GPB0 10 10 、GPC0 GPC0 1515、GPD0GPD01515、GPE0GPE01515、GPF0GPF07 7、GPG0GPG01515、GPH0GPH01010EINT23EINT23nGCS0nGCS7nGCS0nGCS7、AIN7AIN7、IICIIC、SPISPI、OM0-OM3OM0-OM3等，等，而且大部分都是复用的。而且大部分都是复用的。2022-1-3026基于基于S3C2410X的开发板系统框图：的开发板系

20、统框图： 开发板外围电路设计开发板外围电路设计2022-1-3027电源电路电源电路 基于基于S3C2410XS3C2410X的应用系统，需要使用的应用系统，需要使用+5V+5V、3.3V3.3V和和1.8V1.8V的直流稳压电源的直流稳压电源 5V5V直流稳压电源与计算机的直流稳压电源与计算机的USBUSB输出电压输出电压5V5V可以分可以分别向电路板提供别向电路板提供5V5V直流电压，电压经过稳压电路稳压，直流电压，电压经过稳压电路稳压，分别获得输出分别获得输出3.3V3.3V和和1.8V1.8V输出的直流电压为开发板供，输出的直流电压为开发板供，稳压芯片采用稳压芯片采用LM117-33L

21、M117-33和和LM117-18LM117-18两种主芯片。两种主芯片。 电源输出的电源输出的3.3V3.3V经过分压后得到经过分压后得到1.8V1.8V给给RTCRTC供电，在供电，在没有外接电源供电情况下，由没有外接电源供电情况下，由3V3V锂电池，经过两个二极锂电池，经过两个二极管降压后得到管降压后得到1.8V1.8V给给RTCRTC供电。供电。2022-1-30282022-1-30296.2.2 6.2.2 时钟和电源管理时钟和电源管理 外部振荡电路用于向外部振荡电路用于向S3C2410XS3C2410X及其他电路提供工作时钟。及其他电路提供工作时钟。根据根据S3C2410XS3C

22、2410X的最高工作频率以及的最高工作频率以及PLLPLL电路的工作方式，选电路的工作方式，选择择12MHz12MHz的有源晶振，经过的有源晶振，经过S3C2410XS3C2410X片内的片内的PLLPLL电路倍频后，电路倍频后，最高可以达到最高可以达到202.8MHz202.8MHz。 2022-1-3030 S3C2410XS3C2410X的主时钟由外部晶振或者外部时钟提供，选择的主时钟由外部晶振或者外部时钟提供，选择后可以生成后可以生成3 3种时钟信号，分别是：种时钟信号，分别是： 1 1）CPUCPU使用的使用的FCLKFCLK 2 2）AHBAHB总线使用的总线使用的HCLKHCLK

23、 3 3）APBAPB总线使用的总线使用的PCLKPCLK。 时钟管理模块同时拥有两个锁相环，一个称为时钟管理模块同时拥有两个锁相环，一个称为MPLLMPLL，用于用于FCLKFCLK、HCLKHCLK和和PCLKPCLK；另一个称为；另一个称为UPLLUPLL，用于，用于USBUSB设备。设备。2022-1-30312022-1-30321 1、时钟控制逻辑、时钟控制逻辑 时钟控制逻辑决定了所使用的时钟源，是采用时钟控制逻辑决定了所使用的时钟源，是采用MPLLMPLL作为作为FCLKFCLK，还是采用外部时钟。，还是采用外部时钟。 复位后，复位后，FinFin直接传递给直接传递给FCLKFC

24、LK，即使不想改变默认的，即使不想改变默认的PLLCONPLLCON值，也需要重新写一遍。值，也需要重新写一遍。 FCLKFCLK由由ARM920TARM920T核使用，核使用，HCLKHCLK提供给提供给AHBAHB总线，总线，PCLKPCLK提供给了提供给了APBAPB总线。总线。 S3C2410XS3C2410X支持支持HCLKHCLK、FCLKFCLK和和PCLKPCLK的分频选择，的分频选择，其比率是通过其比率是通过CLKDIVCLKDIV寄存器中的寄存器中的HDIVNHDIVN和和PDIVNPDIVN控制控制的，其分频选择如下表所示。的，其分频选择如下表所示。2022-1-3033

25、 通过函数通过函数ChangeClockDividerChangeClockDivider（int hdivn, int int hdivn, int pdivnpdivn）配置配置APBAPB总线时钟和总线时钟和AHBAHB总线时钟。总线时钟。 通过函数通过函数ChangeMPllValue(int mdiv,int pdiv, int ChangeMPllValue(int mdiv,int pdiv, int sdiv)sdiv)配置系统主时钟配置系统主时钟 通过选择不同的分频因子通过选择不同的分频因子mdiv, pdiv,sdivmdiv, pdiv,sdiv，可获得，可获得不同的系统

26、主时钟。不同的系统主时钟。 2022-1-30342022-1-3035例：系统中，使例：系统中，使FCLKFCLK、HCLKHCLK和和PCLKPCLK的频率比为的频率比为1 1：2 2：4 4，如果输入频率如果输入频率=12MHz,=12MHz,使输出频率使输出频率=202.8 MHz,=202.8 MHz,，如何设置，如何设置它们的参数？它们的参数？ 查相关的表知，查相关的表知，HDIVN=1HDIVN=1，PDIVN=1PDIVN=1； 查相关的表知，查相关的表知，mdiv=0 xa1, pdiv=0 x3mdiv=0 xa1, pdiv=0 x3，sdiv=0 x1sdiv=0 x1

27、。将上述参数带入以下函数，就完成了所需的配置。将上述参数带入以下函数，就完成了所需的配置。 ChangeClockDividerChangeClockDivider（int hdivn, int pdivnint hdivn, int pdivn） ChangeMPllValue(int mdiv,int pdiv, int sdiv) ChangeMPllValue(int mdiv,int pdiv, int sdiv) ChangeClockDivider(1,1); ChangeClockDivider(1,1); / 1:2:4 / 1:2:4 配置配置APBAPB总线时总线时钟和钟

28、和AHBAHB总线时钟总线时钟 ChangeMPllValue(0 xa1,0 x3,0 x1);/ChangeMPllValue(0 xa1,0 x3,0 x1);/FCLK=202.8MHz FCLK=202.8MHz 配置系统主时钟配置系统主时钟2022-1-30362 2、电源管理、电源管理 电源管理模块通过电源管理模块通过4 4种模式有效地控制功耗：种模式有效地控制功耗：NormalNormal模式：模式：为为CPUCPU和所有的外设提供时钟，所有的外设和所有的外设提供时钟，所有的外设开启时，该模式下的功耗最大。这种模式允许用户通过软开启时，该模式下的功耗最大。这种模式允许用户通过软

29、件控制外设，可以断开提供给外设的时钟以降低功耗。件控制外设，可以断开提供给外设的时钟以降低功耗。SlowSlow模式：模式：采用外部时钟生成采用外部时钟生成FCLKFCLK的方式，此时电源的的方式，此时电源的功耗取决于外部时钟。功耗取决于外部时钟。 2022-1-3037 IdleIdle模式：模式：断开断开FCLKFCLK与与CPUCPU核的连接，外设保持正常，该核的连接，外设保持正常，该模式下的任何中断都可唤醒模式下的任何中断都可唤醒CPUCPU。Power-offPower-off模式：模式：断开内部电源，只给内部的唤醒逻辑供电。断开内部电源，只给内部的唤醒逻辑供电。一般模式下需要两个电

30、源，一个提供给唤醒逻辑，另外一一般模式下需要两个电源，一个提供给唤醒逻辑，另外一个提供给个提供给CPUCPU和内部逻辑，在和内部逻辑，在Power-offPower-off模式下，后一个电模式下，后一个电源关闭。该模式可以通过源关闭。该模式可以通过EINT15:0EINT15:0和和RTCRTC唤醒。唤醒。 2022-1-30383 3、时钟和电源管理寄存器、时钟和电源管理寄存器 S3C2410XS3C2410X通过控制寄存器实现对时钟和电源的管理，相通过控制寄存器实现对时钟和电源的管理，相关寄存器如下表所示。关寄存器如下表所示。2022-1-3039 6.2.3 6.2.3 复位电路复位电路

31、 在系统中，复位电路主要完成系统的上电复位和在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能，复位电路采用较系统在运行时用户的按键复位功能，复位电路采用较简单的简单的RCRC复位电路，电路如下图所示。复位电路，电路如下图所示。2022-1-3040工作原理：工作原理： 在系统上电时，通过在系统上电时，通过R108R108向向C162C162充电，当充电，当C162C162两两端的电压没有达到高电平的门限电压时，端的电压没有达到高电平的门限电压时，nRESETnRESET端输出端输出为低电平，系统处于复位状态；当为低电平，系统处于复位状态；当C162C162两端的电压达到

32、两端的电压达到高电平的门限电压时，高电平的门限电压时，nRESETnRESET端输出为高电平，系统进端输出为高电平，系统进入正常工作状态。入正常工作状态。 当用户按下按键当用户按下按键S6S6时，时，C162C162两端的电荷被泻放掉，两端的电荷被泻放掉，nRESETnRESET端输出为低电平，系统处于复位状态；再重复以端输出为低电平，系统处于复位状态；再重复以上的充电过程，系统进入正常工作状态。上的充电过程，系统进入正常工作状态。 调整调整R108R108和和C162C162的值，可以调整复位状态的时间。的值，可以调整复位状态的时间。2022-1-30416.2.4 S3C2410X6.2.

33、4 S3C2410X与外围电路的连接与外围电路的连接 由于由于S3C2410S3C2410芯片引脚较多，为了设计方便，将其分为三芯片引脚较多，为了设计方便，将其分为三部分：部分：A A部分主要为系统地址和数据总线、部分主要为系统地址和数据总线、B B部分为外围电路部分为外围电路的连接以及的连接以及C C部分为芯片的供电电路。部分为芯片的供电电路。2022-1-30422022-1-30436.2.5 6.2.5 存储器系统设计存储器系统设计 S3C2410XS3C2410X的存储器管理器提供访问外部存储器的所的存储器管理器提供访问外部存储器的所有控制信号：有控制信号：2626位地址信号、位地址

34、信号、3232位数据信号、位数据信号、8 8个片选信号、个片选信号、以及读以及读/ /写控制信号等。写控制信号等。 2022-1-30442022-1-30存储器格式存储器格式:S3C2410X的存储器格式，可以编程设置为的存储器格式，可以编程设置为大端格式，也可以设置为小端格式。大端格式，也可以设置为小端格式。存储空间存储空间:S3C2410X的存储空间分成的存储空间分成8组，最大容量是组，最大容量是1GB，bank0-bank5为固定为固定128MB，bank6和和bank7的的容量可编程改变，可以是容量可编程改变，可以是2、4、8、16、32、64、128MB ；并且；并且bank7的开

35、始地址与的开始地址与bank6的结束地址相的结束地址相连接，但是二者的容量必须相等。连接，但是二者的容量必须相等。数据线宽数据线宽: bank0可以作为引导可以作为引导ROM，其数据线宽只能是，其数据线宽只能是16位和位和32位，复位时由位，复位时由OM0、OM1引脚确定；引脚确定； 除除bank0外，其余个存储器的总线宽度可编程设置为外，其余个存储器的总线宽度可编程设置为8位、位、16位或位或32位。位。 2022-1-30452022-1-3046ARM9系统主要有系统主要有2类存储器类存储器FLASHl NAND FLASHl NOR FLASHSDRAM 注：从注：从FLASH启动和引

36、导系统，而在启动和引导系统，而在SDRAM上执上执 行行主程序代码主程序代码 2022-1-3047 6.2.5.1 FLASH存储器存储器 NOR和和NAND是现在市场上两种主要的非易失闪存技术是现在市场上两种主要的非易失闪存技术简单的说就是用简单的说就是用or门和门和and门搭建的门搭建的2种种flash ； Intel于于1988年首先开发出年首先开发出NOR flash技术，彻底改变技术，彻底改变了原先由了原先由EPROM和和EEPROM一统天下的局面。紧接着，一统天下的局面。紧接着，1989年，东芝公司发表了年，东芝公司发表了NAND flash结构，强调降低每比结构，强调降低每比特

37、的成本，更高的性能，并且象磁盘一样可以通过接口轻特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级松升级 。2022-1-3048NOR flashNAND flash接口差别NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节 NAND器件使用复杂的I/O口来串行地存取数据 容量和成本 14MB的小容量时具有很高的成本效益高存储密度，成本低运行代码在NOR器件上运行代码不需要任何的软件支持；应用程序可以直接在Flash闪存内运行不必再把代码读到系统RAM中在NAND器件上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序(MTD）寿命 擦

38、写次数是十万次 每个块的最大擦写次数是一百万次 速度读速度高，而擦、写速度低读速度不如Nor flash，而擦、写速度高2022-1-30Flash存储器用存储器用Bank02022-1-30492022-1-30Flash存储器用存储器用Bank0bank0作为引导作为引导ROM，复位时由，复位时由OM0、OM1引脚确引脚确定是否使用定是否使用NAND FLASH 模式启动模式启动2022-1-30502022-1-302022-1-30516.2.5.2 Nor Flash及其控制器及其控制器 NOR flash使用使用SRAM接口接口 nGCS0接的是一片接的是一片8M16位数据宽度的位

39、数据宽度的Nor AM29LV800容量为容量为8 Megabit (512 K x 16-Bit)。6.2.5.3 Nand Flash及其控制器及其控制器1.从从Nand flash的引导的引导S3C2410X微控制器从微控制器从Nand flash的引导功能：其内部的引导功能：其内部有一个叫做有一个叫做“起步石（起步石（Steppingstone）”的的 SRAM缓冲器，缓冲器，系统系统 启动时，启动时，Nand flash存储器的前面存储器的前面4KByte字节将被自字节将被自动载入到起步石中，然后系统自动执行这些载入的引导代码。动载入到起步石中，然后系统自动执行这些载入的引导代码。引

40、导代引导代 码执行完毕后，自动跳转到码执行完毕后，自动跳转到SDRAM执行。执行。2022-1-30522022-1-302022-1-3053Nand Flash控制器主要特性控制器主要特性 Nand Flash模式：模式：支持读支持读/擦擦/编程编程Nand flash存储器。存储器。 自动导入模式：自动导入模式：复位后，引导代码被送入复位后，引导代码被送入Steppingstone，传送后，引导代码在，传送后，引导代码在 Steppingstone中执行。中执行。 具有硬件具有硬件ECC（纠错码）功能：（纠错码）功能：硬件产生纠错硬件产生纠错代码。代码。 内部内部4KB的的SRAM缓冲器

41、缓冲器Steppingstone，在，在Nand flash引导后可以作为其他用途使用。引导后可以作为其他用途使用。 2022-1-3054(1）系统引导和）系统引导和 Nand FLASH 配置配置 OM1:0 = 00b：使能：使能Nand flash控制器自控制器自动导入模式动导入模式 Nand flash的存储页面大小应该为的存储页面大小应该为512字节。字节。 NCON ：Nand flash 寻址步骤数选择寻址步骤数选择 0：3步寻址；步寻址；1：4步寻址步寻址2022-1-3055 (2）自动导入启动代码步骤）自动导入启动代码步骤 完成复位。完成复位。 如果自动导入模式使能，如果

42、自动导入模式使能，Nand flash存储存储器的前面器的前面4K字节被自动拷贝到字节被自动拷贝到Steppingstone 内内部缓冲器中。部缓冲器中。 Steppingstone被映射到被映射到nGCS0对应的对应的BANK0存储空间。存储空间。 CPU在在Steppingstone的的4-KB内部缓冲器内部缓冲器中开始执行引导代码。中开始执行引导代码。2022-1-3056(3）Nand FLASH模式配置模式配置 通过通过NFCONF寄存器配置寄存器配置Nand flash； 写写Nand flash命令到命令到NFCMD寄存器；寄存器； 写写Nand flash地址到地址到NFADD

43、R寄存器；寄存器； 在读写数据时，通过在读写数据时，通过NFSTAT寄存器来获寄存器来获得得Nand flash的状态信息。应该在读操作前或写入的状态信息。应该在读操作前或写入 之后检查之后检查R/nB信号（准备好信号（准备好/忙信号）。忙信号）。 在读写操作后要查询校验错误代码，对错误进在读写操作后要查询校验错误代码，对错误进行纠正。行纠正。2022-1-3057(4）Nand Flash操作的校验问题操作的校验问题S3C2410A在写在写/读操作时，每读操作时，每512字节数据字节数据自动产生自动产生3字节的字节的ECC奇偶代码奇偶代码(24位位)。 24位位 ECC 奇偶代码奇偶代码18

44、位行奇偶位行奇偶 6位列奇偶位列奇偶ECC产生模块执行以下步骤：产生模块执行以下步骤： 当当MCU写数据到写数据到Nand时，时，ECC产生模块生成产生模块生成ECC代码。代码。 当当MCU从从Nand读数据时，读数据时，ECC产生模块生成产生模块生成ECC代码代码同时用户程序将它与先前写入时产同时用户程序将它与先前写入时产 生的生的ECC代码比较代码比较。 2022-1-30582. Nand Flash 控制器的寄存器控制器的寄存器2022-1-3059寄存器寄存器地地 址址功功 能能操作操作复位值复位值NFCON0 x4E000000Nand Flash配置配置读读/写写-NFCMD0

45、x4E000004Nand Flash命令命令读读/写写-NFADDR0 x4E000008Nand Flash地址地址读读/写写-NFDATA0 x4E00000CNand Flash数据数据读读/写写-NFSTAT0 x4E000010Nand Flash状态状态读读/写写-NFECC0 x4E000014Nand Flash纠错纠错读读/写写-NFEN：NF控制器使能控制控制器使能控制0：禁止使用；：禁止使用；1：允许使用：允许使用IECC：初始化：初始化ECC编码编码/解码器控制位解码器控制位0：不初始化：不初始化ECC；1：初始化：初始化ECCNFCE：NF片选信号片选信号nFCE控

46、制位持续时间设置控制位持续时间设置0： nFCE为低有效；为低有效；0： nFCE为高无效为高无效TACLE：CLE/ALE持续时间设置值（持续时间设置值（0-7）持续时间持续时间 HCLK * (TACLS + 1)CLE/ALE ：命令：命令/地址锁存允许地址锁存允许2022-1-30601514 131211109876543210NFENXIECCNFCETACLEXTWRPH0XPWRPH10-000-0-0(1) NFCON-Flash配置寄存器配置寄存器TWRPH0：写信号：写信号持续时间设置值持续时间设置值（07）持续时间持续时间 HCLK * (TWRPH01) TWRPH1

47、：写信号无效后：写信号无效后CLE/ALE保保持时间设置值持时间设置值（07）持续时间持续时间 HCLK * (TWRPH11)2022-1-306115 14 13 12 11 109876543210保保 留留命令字命令字（2）NFCMD-Flash命令寄存器命令寄存器高高24位未用，低位未用，低8位为读入或者写出的数据位为读入或者写出的数据2022-1-306215 14 13 12 11 109876543210保保 留留地址值地址值（3）NFADDR-Flash地址寄存器地址寄存器15 14 13 12 11 109876543210保保 留留输入输入/ /输出数据输出数据（4）NF

48、DATA-Flash数据寄存器数据寄存器高高24位未用，低位未用，低8位为位为Flash存储器地址值存储器地址值RnB：Nand Flash存储器状态位存储器状态位0：存储器忙；：存储器忙；1：存储器准备好：存储器准备好2022-1-306315 14 13 12 11 109876543210保保 留留RnB（5）NFSTAT-Flash状态寄存器状态寄存器15 14 13 12 11 109876543210错误校正码错误校正码#1#1错误校正码错误校正码#0#0（6）NFECC-Flash错误校正码寄存器错误校正码寄存器31 30 29 28 27 26 25 24 23 22 21 2

49、0 19 18 17 16保保 留留错误校正码错误校正码#2#22022-1-3064 SDRAM SDRAM 存储器使用存储器使用bank6( bank6( nGCSn6)和和 bank7(bank7( nGCSn7) )； bank6和和bank7的容量可编程改变，可以是的容量可编程改变，可以是2、4、8、16、32、64、128MB ；并且；并且bank7的开始地址与的开始地址与bank6的结束地址相连接，但是的结束地址相连接，但是二者的容量必须相等二者的容量必须相等。 6.2.5.3 SDRAM及其控制器及其控制器2022-1-302022-1-30652022-1-30不同宽度的数据

50、线的地址线连接不同宽度的数据线的地址线连接2022-1-30662022-1-30Table 5-2. SDRAM Bank Address Configuration2022-1-30672022-1-30要求结合要求结合24102410核心板原理图与所使用的核心板原理图与所使用的SDRAMSDRAM芯片芯片HY57V561620数据手册分析数据手册分析SDRAM的硬件设计及地址空间分配的硬件设计及地址空间分配两片两片16M16M1616位数据宽度的位数据宽度的SDRAM(SDRAM(HY57V561620) )构成，构成，两片拼成两片拼成3232位模式，公用位模式，公用nGCS6nGCS6

51、（实际标号为（实际标号为nSCS0nSCS0），），共共64 MB64 MB的的RAMRAM。起始物理实地址：。起始物理实地址：0X300000000X30000000。我们的实验箱：我们的实验箱：2022-1-30686.2.5.4 存储器的控制寄存器存储器的控制寄存器 内存控制器为访问外部存储空间提供存储器控制信号，内存控制器为访问外部存储空间提供存储器控制信号， S3C2410X存储器控制器共有存储器控制器共有13个寄存器。个寄存器。寄存器寄存器地地 址址功功 能能操作操作复位值复位值BWSCON0 x48000000总线宽度和等待控制总线宽度和等待控制读读/写写 0 x0BANKCON

52、00 x48000004BANK0控制控制0 x0700BANKCON10 x48000008BANK1控制控制0 x0700BANKCON20 x4800000CBANK2控制控制0 x0700BANKCON30 x48000010BANK3控制控制0 x0700BANKCON40 x48000014BANK4控制控制0 x0700BANKCON50 x48000018BANK5控制控制0 x0700BANKCON60 x4800001CBANK6控制控制0 x18008BANKCON70 x48000020BANK7控制控制0 x18008REFRESH0 x48000024SDRAM刷新

53、控制刷新控制0 xAC0000BANKSIZE0 x48000028可变的组大小设置可变的组大小设置0 x0MRSRB60 x4800002CBANK6模式设置模式设置xxxMRSRB70 x48000030BANK7模式设置模式设置xxx2022-1-30691 1）总线宽度和等待控制寄存器）总线宽度和等待控制寄存器31302928272625242322212019181716ST7WS7DW7ST6 WS6DW6ST5 WS5DW5ST4 WS4DW41514131211109876543210ST3 WS3DW3ST2 WS2DW2ST1 WS1DW1XDW0X2022-1-3070S

54、Tn：控制存储器组：控制存储器组n的的UB/LB引脚输出信号引脚输出信号。1：使：使UB/LB与与nBE3：0相连；相连；0：使：使UB/LB与与nWBE3：0相连相连WSn：使用：使用/禁用存储器组禁用存储器组n的的WAIT状态状态1：使能：使能WAIT；0：禁止：禁止WAITDWn：控制存储器组：控制存储器组n的数据线宽的数据线宽00：8位；位；01：16位；位；10：32位；位；11：保留：保留Tacs：设置：设置nGCSn有效前地址的建立时间（有效前地址的建立时间（P503）00：0个；个；01：1个；个；10：2个；个；11：4个时钟周期个时钟周期Tcos：设置：设置nOE有效前片选

55、信号的建立时间有效前片选信号的建立时间00：0个个；01：1个；个；10：2个；个；11：4个时钟周期个时钟周期Tacc：访问周期：访问周期000：1个；个；001：2个；个；010：3个；个；011：4个时钟个时钟100：6个：个：101：8个；个；110：10个；个；111：14个个15 14 13 12 11 109876543210TacsTcosTaccTcohTcahTacpPMC2022-1-30712 2）BANKn-BANKn-存储器组控制寄存器（存储器组控制寄存器（n=0-5n=0-5）Tcoh：nOE无效后片选信号的保持时间无效后片选信号的保持时间00：0个个；01：1个

56、；个；10：2个；个；11：4个时钟个时钟Tcah： nGCSn无效后地址信号的保持时间无效后地址信号的保持时间00：0个个；01：1个；个；10：2个；个；11：4个时钟个时钟Tacp：页模式的访问周期：页模式的访问周期00：2个个；01：3个；个；10：4个；个；11：6个时钟个时钟PMC：页模式的配置，每次读写的数据数：页模式的配置，每次读写的数据数00：1个个；01：4个；个；10：8个；个；11：16个个注：注：00为通常模式。为通常模式。注：红色为初始的配置注：红色为初始的配置，其值为，其值为0 x07002022-1-3072MT：设置存储器类型：设置存储器类型00：ROM或者或

57、者SRAM，3：0为为Tacp和和PMC；11：SDRAM， 3：0为为Trcd和和SCAN； 01、10：保留：保留Trcd：由行地址信号切换到列地址信号的延时时钟数：由行地址信号切换到列地址信号的延时时钟数00：2个时钟；个时钟；01：3个时钟；个时钟；10：4个时钟个时钟 SCAN：列地址位数：列地址位数00：8位；位；01：9位；位；10：10位位 2022-1-307314131211109876543210TacsTcosTaccTcohTcahTacp/Trcd PMC/SCAN3 3）BANK6/7-BANK6/7-存储器组存储器组6/76/7控制寄存器控制寄存器3117161

58、5保留保留MTREFEN：刷新控制。：刷新控制。1：使能刷新；使能刷新；0：禁止刷新：禁止刷新TREFMD：刷新方式：刷新方式。1：自刷新：自刷新0：自动刷新自动刷新Trp：设置：设置SDRAM行刷新时间行刷新时间（时钟数）（时钟数）00：2个时钟；个时钟；01：3个；个；10：3个；个；11：4个时钟个时钟Tsrc：设置：设置SDRAM行操作时间行操作时间（时钟数）（时钟数）00：4个时钟；个时钟；01：5个；个；10：6个；个；11：7个时钟个时钟注：注： SDRAM的行周期的行周期= Trp + Tsrc。Refresh_count：刷新计数值：刷新计数值2022-1-307415141

59、31211109876543210保保 留留Refresh_count4 4）REFRESH-REFRESH-刷新控制寄存器刷新控制寄存器31242322212019181716保保 留留REFENTREFMDTrpTsrc保留保留Refresh_count：刷新计数器值：刷新计数器值计算公式：计算公式：刷新周期刷新周期=（211- Refresh_count+1）/HCLK 在未使用在未使用PLL 时，时，SDRAM 时钟频率等于晶振频时钟频率等于晶振频率率12MHz ; SDRAM 的刷新周期在的刷新周期在SDRAM 的数据手册上有的数据手册上有标明，在本开发板使用的标明，在本开发板使用的

60、SDRAM HY57V561620CT -H的数据手册上，可查得刷新周期的数据手册上，可查得刷新周期64ms/8192=7.8125 us 。 对于本实验，对于本实验，R_CNT = 211+l-12 * 7.8125=1955, REFRESH=0 x008e0000+1955= 0 x008e07a3。2022-1-3075高高24位未用。位未用。BURST_EN：ARM突发操作控制突发操作控制0：禁止突发操作；：禁止突发操作；1：可突发操作：可突发操作SCKE_EN：SCKE使能控制使能控制SDRAM省电模式省电模式0：关闭省电模式；：关闭省电模式；1：使能省电模式：使能省电模式SCLK