STM8S and STM8A microcontroller families寄存器参考手册

1、December 2011Doc ID 14587 Rev 81/449RM0016Reference manualSTM8S and STM8A microcontroller familiesIntroductionThis reference manual provides complete information for application developers on how to use STM8S and STM8A microcontroller memory and peripherals.The STM8A is a family of microcontrollers

2、designed for automotive applications, with different memory densities, packages and peripherals:The medium density STM8A devices are the STM8AF622x/4x, STM8AF6266/68, STM8AF612x/4x, and STM8AF6166/68 microcontrollers with 8 to 32Kbytes of Flash memory.The high density STM8A devices are the STM8AF52x

3、x STM8AF6269/8x/Ax, STM8AF51xx, and STM8AF6169/7x/8x/9x/Ax microcontrollers with 32 to 128Kbytes of Flash memory. The STM8S is a family of microcontrollers designed for general purpose applications, with different memory densities, packages and peripherals.The value line low density STM8S devices ar

4、e the STM8S003xx microcontrollers with 8Kbytes of Flash memory.The value line medium density STM8S devices are the STM8S005xx microcontrollers with 32Kbytes of Flash memory.The value line high density STM8S devices are the STM8S007xx microcontrollers with 64Kbytes of Flash memory. The access line lo

5、w density STM8S devices are the STM8S103xx and STM8S903xx microcontrollers with 8Kbytes of Flash memory. The access line medium density STM8S devices are the STM8S105xx microcontrollers with 16 to 32-Kbytes of Flash memory. The performance line high density STM8S devices are the STM8S207xx and STM8S

6、208xx microcontrollers with 32 to 128Kbytes of Flash memory.Refer to the product datasheet for ordering information, pin description, mechanical and electrical device characteristics, and for the complete list of available peripherals.Reference documentsFor information on programming, erasing and pr

7、otection of the internal Flash memory please refer to the STM8S and STM8A Flash programming manual (PM0051, and to the STM8 SWIM communication protocol and debug module user manual (UM0470.For information on the STM8 core, please refer to the STM8 CPU programming manual (PM0044.The bootloader user m

8、anual (UM0560 describes the usage of the integrated ROM Contents RM0016Contents1Central processing unit (CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231.2CPU regist

9、ers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231.2.1Description of CPU registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231.2.2STM8 CPU register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

10、71.3Global configuration register (CFG_GCR . . . . . . . . . . . . . . . . . . . . . . . . 271.3.1Activation level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271.3.2SWIM disable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

11、 . . . . . . 281.3.3Description of global configuration register (CFG_GCR . . . . . . . . . . . . 281.3.4Global configuration register map and reset values . . . . . . . . . . . . . . . . 28 2Boot ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

12、93Memory and register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303.1Memory layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303.1.1Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

13、 . . . . . . 303.1.2Stack handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313.2Register description abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334Flash program memory and data EEPROM . . . . . . . . . . . . . . . . . . .

14、 . . 344.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344.2Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344.3Main Flash memory features . . . . . . . . . . . . . . . . . . .

15、 . . . . . . . . . . . . . . . 354.4Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364.4.1STM8S and STM8A memory organization . . . . . . . . . . . . . . . . . . . . . . 364.4.2Memory access/ wait state configuration . . . . . . . . . . . . . . .

16、. . . . . . . . . 404.4.3User boot area (UBC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404.4.4Data EEPROM (DA TA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434.4.5Main program area . . . . . . . . . . . . . . . . . . . . . . . . . .

17、. . . . . . . . . . . . . . 434.4.6Option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434.5Memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444.5.1Readout protection . . . . . . . . . . . . . .

18、 . . . . . . . . . . . . . . . . . . . . . . . . . . 444.5.2Memory access security system (MASS . . . . . . . . . . . . . . . . . . . . . . . 44 2/449 Doc ID 14587 Rev 8RM0016Contents4.5.3Enabling write access to option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . 464.6Memory programmin

19、g . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464.6.1Read-while-write (RWW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464.6.2Byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464.6.3Word p

20、rogramming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474.6.4Block programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474.6.5Option byte programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494

21、.7ICP and IAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 494.8Flash registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 514.8.1Flash control register 1 (FLASH_CR1 . . . . . . . . . . . . . . . . . . .

22、. . . . . . 514.8.2Flash control register 2 (FLASH_CR2 . . . . . . . . . . . . . . . . . . . . . . . . . 524.8.3Flash complementary control register 2 (FLASH_NCR2 . . . . . . . . . . . 534.8.4Flash protection register (FLASH_FPR . . . . . . . . . . . . . . . . . . . . . . . . 544.8.5Flash protection

23、 register (FLASH_NFPR . . . . . . . . . . . . . . . . . . . . . . . 544.8.6Flash program memory unprotecting key register (FLASH_PUKR . . . 544.8.7Data EEPROM unprotection key register (FLASH_DUKR . . . . . . . . . . 554.8.8Flash status register (FLASH_IAPSR . . . . . . . . . . . . . . . . . . . . .

24、 . . . . . 554.8.9Flash register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . 565Single wire interface module (SWIM and debug module (DM . . . . . 575.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575.2Main f

25、eatures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575.3SWIM modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576Interrupt controller (ITC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

26、 . . . . . 586.1ITC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 586.2Interrupt masking and processing flow . . . . . . . . . . . . . . . . . . . . . . . . . . . 586.2.1Servicing pending interrupts . . . . . . . . . . . . . . . . . . . . . . .

27、. . . . . . . . . . 606.2.2Interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606.3Interrupts and low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626.4Activation level/low power mode control . . . . . . . . . . . . . .

28、. . . . . . . . . . . . 626.5Concurrent and nested interrupt management . . . . . . . . . . . . . . . . . . . . 636.5.1Concurrent interrupt management mode . . . . . . . . . . . . . . . . . . . . . . . . 636.5.2Nested interrupt management mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

29、6.6External interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656.7Interrupt instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65Doc ID 14587 Rev 83/449Contents RM00166.8Interrupt mapping . . . . . . . . . . .

30、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666.9ITC and EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 676.9.1CPU condition code register interrupt bits (CCR . . . . . . . . . . . . . . . . . 676.9.2Software priority register x (ITC_

31、SPRx . . . . . . . . . . . . . . . . . . . . . . . . . 686.9.3External interrupt control register 1 (EXTI_CR1 . . . . . . . . . . . . . . . . . . 696.9.4External interrupt control register 1 (EXTI_CR2 . . . . . . . . . . . . . . . . . . 706.9.5ITC and EXTI register map and reset values . . . . . . .

32、 . . . . . . . . . . . . . . 717Power supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 728Reset (RST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 738.1“Reset state” and “under reset” definitions . . .

33、. . . . . . . . . . . . . . . . . . . . . 738.2Reset circuit description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 738.3Internal reset sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 748.3.1Power-on reset (POR and brown-out re

34、set (BOR . . . . . . . . . . . . . . . . 748.3.2Watchdog reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758.3.3Software reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758.3.4SWIM reset . . . . . . . . . . . .

35、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758.3.5Illegal opcode reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758.3.6EMC reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758.4RST reg

36、ister description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 768.4.1Reset status register (RST_SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 768.5RST register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

37、69Clock control (CLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 779.1Master clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 799.1.1HSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

38、. . . . . . . . . . . . 799.1.2HSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 809.1.3LSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 819.2Master clock switching . . . . . . .

39、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829.2.1System startup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829.2.2Master clock switching procedures . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829.3Low speed clock selectio

40、n . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859.4CPU clock divider . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859.5Peripheral clock gating (PCG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 869.6Clock securi

41、ty system (CSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 4/449 Doc ID 14587 Rev 8RM0016Contents9.7Clock-out capability (CCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 889.8CLK interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . .

42、 . . . . . . . . . . . . . . . . . 889.9CLK register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 899.9.1Internal clock register (CLK_ICKR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 899.9.2External clock register (CLK_ECKR . . . . . . . . . . .

43、 . . . . . . . . . . . . . . . . 909.9.3Clock master status register (CLK_CMSR . . . . . . . . . . . . . . . . . . . . . . 919.9.4Clock master switch register (CLK_SWR . . . . . . . . . . . . . . . . . . . . . . . 919.9.5Switch control register (CLK_SWCR . . . . . . . . . . . . . . . . . . . . . . .

44、 . . . 929.9.6Clock divider register (CLK_CKDIVR . . . . . . . . . . . . . . . . . . . . . . . . . . 939.9.7Peripheral clock gating register 1 (CLK_PCKENR1 . . . . . . . . . . . . . . . 949.9.8Peripheral clock gating register 2 (CLK_PCKENR2 . . . . . . . . . . . . . . . 959.9.9Clock security system

45、register (CLK_CSSR . . . . . . . . . . . . . . . . . . . . . 969.9.10Configurable clock output register (CLK_CCOR . . . . . . . . . . . . . . . . . 979.9.11HSI clock calibration trimming register (CLK_HSITRIMR . . . . . . . . . . . 989.9.12SWIM clock control register (CLK_SWIMCCR . . . . . . . . . .

46、 . . . . . . . . . 999.10CLK register map and reset values . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10010Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10110.1General considerations . . . . . . . . . . . . . . . . . . . . . . . . . . .

47、 . . . . . . . . . . 10110.1.1Clock management for low consumption . . . . . . . . . . . . . . . . . . . . . . . 10210.2Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10210.2.1Wait mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

48、 . . . . . . . . . . . . . . 10310.2.2Halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10310.2.3Active-halt modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10310.3Additional analog power controls . . . . . . .

49、 . . . . . . . . . . . . . . . . . . . . . . . 10410.3.1Fast Flash wakeup from Halt mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 10410.3.2Very low Flash consumption in Active-halt mode . . . . . . . . . . . . . . . . . 10411General purpose I/O ports (GPIO . . . . . . . . . . . . . . .

50、. . . . . . . . . . . . . 10511.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10511.2GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10511.3Port configuration and usage . . . . . . . . . .

51、. . . . . . . . . . . . . . . . . . . . . . . 10611.3.1Input modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10711.3.2Output modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10711.4Reset configuration . . . .

52、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10811.5Unused I/O pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108Doc ID 14587 Rev 85/44911.6Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

53、 . . . . 10811.7Input mode details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10811.7.1Alternate function input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10811.7.2Interrupt capability . . . . . . . . . . . . . . . . . . . . . . . .

54、 . . . . . . . . . . . . . . . . 10911.7.3Analog channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10911.7.4Schmitt trigger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10911.8Output mode details . . . . . . . . . . .

55、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10911.8.1Alternate function output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10911.8.2Slope control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11011.9GPIO registers . .

56、. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11111.9.1Port x output data register (Px_ODR . . . . . . . . . . . . . . . . . . . . . . . . . 11111.9.2Port x pin input register (Px_IDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11111.9.3Port x data d

57、irection register (Px_DDR . . . . . . . . . . . . . . . . . . . . . . . 11211.9.4Port x control register 1 (Px_CR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11211.9.5Port x control register 2 (Px_CR2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11311.9.6GPIO register map and

58、 reset values . . . . . . . . . . . . . . . . . . . . . . . . . . 11312Auto-wakeup (AWU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11412.1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11412.2LSI clock measurement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11412.3AWU functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11512.3.1AWU operation . . . . . .