同步时序和异步时序电路

1、5 . 1 异步时序逻辑电路模型（一）异步时序逻辑电路的分类异步时序电路可以从不同的角度进行分类。1 冲异步时序电路和电平异步时序电路输入信号有脉冲信号和电平信号两种。所谓电平信号是以电平的高低来表示信号；而脉冲信号是以脉冲的有无来表示信号。根据输入信号的不同，异步时序电路又分脉脉冲时序电路和电平异步时序电路两种。如果加到异步时序电路的输入为脉冲， 则称为脉冲异步时序电路；反 之，如果输入信号为电平.则称为电平异步时序电路。2 .米勒电路和莫尔电路根据输出与输入的不同关系，异步时序电路有米勒电路和莫尔电路两种类型。假如电路的输出状态不仅与输入状态有关， 还与二次状态有关，这样的异步 时序电路称

2、米勒电路；如果电路的输出状态仅与二次状态有关， 而与输入状态无 关，这样的异步时序电路称为莫尔电路。（ 二）异步时序逻辑电路的一般结构异步时序电路由组合电路和存储电路两部分组成。脉冲异步时序电路的存储电路常采用触发器，它可以是时钟控制触发器，也可以是基本R-S触发器。在 使用时钟控制触发器时，触发器不被统一的时钟脉冲同步，每个触发器的时钟端 作为一个独立的输入端。电平异步时序电路的存储电路采用延迟元件， 它可以是 外加的延迟元件，也可以利用反馈回路的附加延迟。脉冲异步时序电路与同步时序电路的主要差别是电路的状态改变方式不同，前者在输入信号的控制下改变状态，而后者却在同一时钟脉冲控制下改变状 态

3、。这一差别导致了脉冲异步时序电路和同步时序电路在分析和设计方法上都有 若干差别。一、5 . 2 脉冲异步时序逻辑电路脉冲异步时序电路状态的改变直接依赖于输入脉冲， 即每来一个输入脉冲， 电路状态发生一次变化。由于触发器没有公共的时钟脉冲来同步， 电路状态的转 换将不可预测。为了使脉冲异步时序电路可靠工作， 对脉冲异步时序电路的输入 信号应作如下规定：（1）不允许在两个（或两个以上）输入端同时加输入脉冲；（2）第二个输入脉冲的到来，必须在第一个输入脉冲所引起的整个电路的响 应完全结束之后。根据脉冲异步时序电路对输入信号所作的限制，有n个输入端的电路，仅有n十1种不同的输入组合。且任意两组输入之间

4、必须有足够的时间间隔，以保 证后一组输入脉冲必须在前一组输入脉冲引起的全部响应结束之后才到来。(一）脉冲异步时序逻辑电路的分析同步时序电路的方法十分相似。即分析脉冲异步时序电路的方法与分析(1)写出输出函数和激励函数表达式;列出状态真值表；列出次态真值表；作状态图和状态表；说明电路的逻辑功能。(1二）脉冲异步时序逻辑电路的设计脉冲异步时序电路的设计方法与同步时序电路基本相同。脉冲异步时序电路的设计步骤为(1)根据设计要求的文子描述建立原始状态图和状态表；进行状态简化建立最小化状态表;进行状态分配，建立二进制状态表；写出激励函数和输出函数表达式;画逻辑电路图。由于脉冲异步时序电路有自己的特点，使

5、得设计过程的某些细节与同步时序电路的设计有所不同：(1)状态图和状态表的格式略有不同,对于有n个输入端的脉冲异步时序电路仅需考虑n种输入组合。在米用时钟控制触发器作存储电路时，各触发器时钟端和激励端的激励函数需结合 各触发器状态转移情况逐级加以考虑。5 3电平异步时序逻辑电路(一）电平异步时序逻辑电路的特点和描述方法电平异步时序电路由门电路或由门电路和基本 R-S触发器组成。电路的输 入是电平信号，这种电路的状态变化依赖于输入电平的变化。在电平异步时序电路中，状态有稳定状态和不稳定状态之分t通常用总态来表示电路的状态。如果电路所处的某一总态是稳定的，则称该总态为稳定总态， 反之，则称为不稳定总

6、态。但这种不稳定状态是暂时的，经过一段延迟后，终将 达到稳定总态。为使电路的状态按正确的规律变化，电平异步时序电路输入电平的变化必 须加以限制。为此规定，每次只允许一个输入信号发生变化， 即不允许两个或两 个以七的输入信号同时发生变化，且任意两次输入电平变化之间必须有足够长的 时间间隔，以保证前一输入电平变化引起的总态变化已经结束， 进入新的稳定总 态后，后一输入电平才能发生变化。( 二)电平异步时序逻辑电路的分析电平异步时序电路的分析是根据给定电路作出流程表，状态转移表或时间 图等来说明电路的逻辑功能。分析步骤一般为(1) 根据给定逻辑电路图写出激励函数和输出函数表达式；(2) 作出状态转移

7、表和流程表；(3) 说明电路的逻辑功能。( 三)电平异步时序逻辑电路的竞争现象在输入发生变化时，由于门电路的平均延迟时间不同，很难预测究竟哪一个"状态变量变化速度快。各个状态变量变化速度的.不同，引起两个(或两个以 上)状态变量同时发生变化，出现了多个过渡状态。不同的过渡状态将使电路进 入不同的稳定总态i这种现象称为竞争现象。竞争有非临界竞争和临界竞争之分。如果竞争的结果导致电路最终进入同 一稳定总态，则称这种竞争为非临界竞争。反之，如果竞争结果导致电路最终进 入不同的稳定总态，则称这种竞争为临界竞争。当电路从某一个总态出发，输入作相邻变化时，产生临界竞争的必要条件可归 纳为(1)输入发生变化时，引起两个(或两个以上)状态变量同时发生变化;(2)输入变化后流程表的相应列存在两个(或两个以上)的稳定总态。非临界竞争的存在不影响电路的正确工作， 不仅不必加以消除，有时还可以利用 它来提高电路的工作速度。临界竞争的存在却要影响电路的正确工作， 必须设法 消除它。消除临界竞争的基本思想是破坏上述两个产生临界竞争的必要条件。常