计算机组成原理4第四章存储器ppt课件

1、4.1 概概 述述4.2 主存储器主存储器4.3 高速缓冲存储器高速缓冲存储器4.4 辅助存储器辅助存储器一、存储器分类一、存储器分类1. 按存储介质分类按存储介质分类(1) 半导体存储器半导体存储器(2) 磁外表存储器磁外表存储器(3) 磁芯存储器磁芯存储器(4) 光盘存储器光盘存储器易失易失TTL 、MOS磁头、载磁体磁头、载磁体硬磁资料、环状元件硬磁资料、环状元件激光、磁光资料激光、磁光资料非非易易失失(1) 存取时间与物理地址无关随机访问存取时间与物理地址无关随机访问 顺序存取存储器顺序存取存储器 磁带磁带2. 按存取方式分类按存取方式分类(2) 存取时间与物理地址有关串行访问存取时间

2、与物理地址有关串行访问 随机存储器随机存储器RAM 只读存储器只读存储器ROM 直接存取存储器直接存取存储器 磁盘部分串行磁盘部分串行在程序的执行过程中在程序的执行过程中 可可 读读 可可 写写在程序的执行过程中在程序的执行过程中 只读只读Flash Memory存存储储器器辅助存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态静态 RAM动态动态 RAM3. 按在计算机中的作用分类按在计算机中的作用分类主存储器主存储器MROM ：Masked ROMPROM : Programmable ROMEPROM: Erasable Programmable ROMEEPROM:

3、 Electrically Erasable Programmable ROM高高低低小小大大快快慢慢辅存辅存存放器存放器缓存缓存主存主存磁盘磁盘光盘光盘磁带磁带光盘光盘磁带磁带速度速度容量容量 价钱价钱 位位1. 存储器三个主要特性的关系存储器三个主要特性的关系 二、存储器的层次构造二、存储器的层次构造CPUCPU主机主机Cache缓存缓存CPU主存主存辅存辅存2. 缓存缓存 主存层次和主存主存层次和主存 辅存层次辅存层次缓存缓存主存主存辅存辅存主存主存虚拟存储器虚拟存储器10 ns20 ns200 nsms虚地址虚地址逻辑地址逻辑地址实地址实地址物理地址物理地址主存储器主存储器速度速度容量

4、容量123567894CU控制控制单元单元CPUPC控制器控制器IR运算器运算器MQACCALUXI/O主存储器主存储器MDRMAR存储体存储体一、概述一、概述1. 主存的根本组成主存的根本组成存储体存储体驱动器驱动器译码器译码器MAR控制电路控制电路读读写写电电路路MDR.地址总线地址总线数据总线数据总线读读写写2. 主存和主存和 CPU 的联络的联络MDRMARCPU主主 存存读读数据总线数据总线地址总线地址总线写写 高位字节高位字节 地址为字地址地址为字地址设地址线设地址线 24 根根按按 字节字节 寻址寻址按按 字字(32位位) 寻址寻址字地址字地址字节地址字节地址1110987654

5、32108403. 主存中存储单元地址的分配主存中存储单元地址的分配224 = 16 M4 M请问：请问：主机存储容量为主机存储容量为4GB，按字节寻址，其地址线，按字节寻址，其地址线位数应为多少位？数据线位数多少位？位数应为多少位？数据线位数多少位？按字寻址按字寻址16位为一个字位为一个字,那么地址线和数据那么地址线和数据线各是多少根呢？线各是多少根呢？ 设存储字长为设存储字长为64位位8个字节，即一个存个字节，即一个存取周期最多可以从主存读或写取周期最多可以从主存读或写64位数据。位数据。 读写的数据有读写的数据有4种不同长度种不同长度:8位16位32位64位字节字节半字半字单字单字双字双

6、字存储字存储字64位位8个字节个字节 现有一批数据，它们依次为：字节、半现有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字字、双字、单字、半字、单字、字节、单字。4种不同长度的数据一个紧接着一个存放。种不同长度的数据一个紧接着一个存放。 优点是不浪费珍贵的主存资源，但存优点是不浪费珍贵的主存资源，但存在的问题是：当访问的一个双字、单字或半在的问题是：当访问的一个双字、单字或半字跨越两个存储单元时，存储器的任务速度字跨越两个存储单元时，存储器的任务速度降低了一半，而且读写控制比较复杂。降低了一半，而且读写控制比较复杂。 无论要存放的是字节、半字、单字或无论要存放的是字节、半

7、字、单字或双字，都必需从存储字的起始位置开场存双字，都必需从存储字的起始位置开场存放，而空余部分浪费不用。放，而空余部分浪费不用。 优点是：无论访问一个字节、半字、优点是：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。读写数据的控制比较简单。 缺陷是：浪费了珍贵的存储器资源。缺陷是：浪费了珍贵的存储器资源。存储字存储字64位位8个字节个字节存储字存储字64位位8个字节个字节0181624329172533210183111941220513216142271523263427283635293730313938 此方

8、法规定，双字地址的最末此方法规定，双字地址的最末3个二个二进制位必需为进制位必需为000，单字地址的最末两位必，单字地址的最末两位必需为需为00，半字地址的最末一位必需为，半字地址的最末一位必需为0。它。它可以保证无论访问双字、单字、半字或字可以保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，虽然存储节，都在一个存取周期内完成，虽然存储器资源依然有浪费。器资源依然有浪费。(2) 存储速度存储速度4. 主存的技术目的主存的技术目的(1) 存储容量存储容量主存主存 存放二进制代码的总数量存放二进制代码的总数量 读出时间读出时间 写入时间写入时间 存储器的存储器的 访问时间访问时间 存取

9、时间存取时间 存取周期存取周期 读周期读周期 写周期写周期 延续两次独立的存储器操作延续两次独立的存储器操作读或写所需的读或写所需的 最小间隔时间最小间隔时间 (3) 存储器的带宽存储器的带宽位位/秒秒 如存取周期为如存取周期为500ns，每个存取周期可访问，每个存取周期可访问16位，那么带宽为位，那么带宽为32M位位/秒秒芯片容量芯片容量二、半导体存储芯片简介二、半导体存储芯片简介1. 半导体存储芯片的根本构造半导体存储芯片的根本构造译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线单向

10、单向数据线数据线双向双向104141138存储芯片片选线的作用存储芯片片选线的作用用用 16K 1位位 的存储芯片组成的存储芯片组成 64K 8位位 的存储器的存储器 32片片当地址为当地址为 65 535 时，此时，此 8 片的片选有效片的片选有效 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位 8片片16K 1位位0,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A02. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式(1) 线选法线选法16*8位

11、位 线选存储器芯片线选存储器芯片00000,00,7007D07D 读读 / 写选通写选通A3A2A1A0A40,310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法重合法1K*1位重合法存储器芯片位重合法存储器芯片00000000000,031,00,31I/OD0,0读读 三、随机存取存储器三、随机存取存储器 ( RAM ) 1. 静态静态 RAM (SRAM) (1) 静态静态 RAM 根本电路根本电路A 触发器非端触发器非端1T4T触发器触发器5TT6、行开关行开关7T

12、T8、列开关列开关A 触发器原端触发器原端T1 T4T5T6T7T8A A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择DOUT读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择T1 T4A T1 T4T5T6T7T8A写放大器写放大器写放大器写放大器DIN写选择写选择读选择读选择读放读放位线位线A位线位线A 列地址选择列地址选择行地址选择行地址选择DOUT (2)静态静态 RAM 根本电路的根本电路的 读读 操作操作 行选行选 T5、T6 开开T7、T8 开开列选列选读放读放DOUTVAT6T8DOUTT1 T4T5T6T7T8A ADIN位线位线A位线位

13、线A 列地址选择列地址选择行地址选择行地址选择写放写放写放写放读放读放DOUT写选择写选择读选择读选择 (3)静态 RAM 根本电路的 写 操作 行选行选T5、T6 开开 两个写放两个写放 DIN列选列选T7、T8 开开左左 反相反相T5A 右右 T8T6ADINDINT7 (4) 静态静态 RAM 芯片举例芯片举例 Intel 2114 1K*4位外特性位外特性存储容量存储容量1K1K4 4位位.I/O1I/O2I/O3I/O4A0A8A9WECSCCVGNDIntel 2114DD预充电信号预充电信号读选择线读选择线写数据线写数据线写选择线写选择线读数据线读数据线VCgT4T3T2T11

14、(1) 动态动态 RAM 根本单元电路根本单元电路 2. 动态动态 RAM ( DRAM )电容存储信息电容存储信息数据线数据线CsT字线字线DDV0 10 11 0T3T2T1T无电流无电流有电流有电流三管式动态三管式动态RAM一管式动态一管式动态RAM读出与原存信息相反读出与原存信息相反读出时数据线有电流读出时数据线有电流 为为 “1 (2) 单管动态 RAM 4116 (16K 1位) 外特性时序与控制时序与控制 行时钟行时钟列时钟列时钟写时钟写时钟 WERASCAS缓存器缓存器行地址行地址缓存器缓存器列地址列地址 A6A0存储单元阵列存储单元阵列基准单元基准单元行行译译码码列译码器列译

15、码器再生放大器再生放大器列译码器列译码器读读出出放放大大基准单元基准单元存储单元阵列存储单元阵列行行译译码码 I/O缓存器缓存器数据输出数据输出驱动驱动数据输入数据输入存放器存放器 DINDOUTDINDOUTA6A0 (3) 动态动态 RAM 时序时序 行、列地址分开传送行、列地址分开传送写时序写时序行地址行地址 RAS 有效有效写允许写允许 WE 有效有效(高高)数据数据 DOUT 有效有效数据数据 DIN 有效有效读时序读时序行地址行地址 RAS 有效有效写允许写允许 WE 有效有效(低低)列地址列地址 CAS 有效有效列地址列地址 CAS 有效有效 (4) 动态动态 RAM 刷新刷新

16、刷新本质刷新本质:先将原存信息读书先将原存信息读书,再由刷新放大器再由刷新放大器构成原信息并重新写入的再生过程构成原信息并重新写入的再生过程.1、集中刷新、集中刷新2、分散刷新、分散刷新3、异步刷新、异步刷新 集中刷新集中刷新 存取周期为存取周期为0.5s“死时间率死时间率 为为 32/4000 100% = 0.8%“死区死区 为为 0.5 s 32 = 16 s周期序号周期序号地址序号地址序号tc0123967 396801tctctctc3999V W0131读读/写或维持写或维持刷新刷新读读/写或维持写或维持3968个周期个周期 198432个周期个周期 16刷新时间间隔刷新时间间隔

17、2ms刷新序号刷新序号sstcXtcY 以以 32 32 矩阵为例矩阵为例tC = tM + tRtC = tM + tR读写读写 刷新刷新无无 “死区，但存取周期长了，死区，但存取周期长了，系统速度降低了。系统速度降低了。 分散刷新存取周期为分散刷新存取周期为1s(存取周期为存取周期为 0.5 s + 0.5 s)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔刷新间隔 128 个读写周期个读写周期以以 128 128 矩阵为例矩阵为例 分散刷新与集中刷新相结合分散刷新与集中刷新相结合对于对于 128 128 的存储芯片存取周期为的存储芯片存取周

18、期为 0.5s将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区“死区死区 为为 0.5 s假设每隔假设每隔 15.6 s 2000 s 128刷刷新一行新一行而且每行每隔而且每行每隔 2 ms 刷新一次刷新一次假设每隔假设每隔 2 ms 集中刷新一次集中刷新一次“死区死区 为为 64 s 3. 动态动态 RAM 和静态和静态 RAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价钱价钱速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存芯片容量芯片容量内容回想内容回想: 半导体存

19、储芯片的根本构造半导体存储芯片的根本构造译译码码驱驱动动存存储储矩矩阵阵读读写写电电路路1K 4位位16K 1位位8K 8位位片选线片选线读读/写控制线写控制线地地址址线线数数据据线线地址线地址线单向单向数据线数据线双向双向1041411380,015,015,70,7 读读/写控制电路写控制电路 地地址址译译码码器器 字线字线015168矩阵矩阵07D07D 位线位线 读读 / 写选通写选通A3A2A1A0内容回想内容回想: 译码驱动方式译码驱动方式(1) 线选法线选法16*8位位 线选存储器芯片线选存储器芯片00000,00,7007D07D 读读 / 写选通写选通A3A2A1A0A40,

20、310,031,031,31 Y 地址译码器地址译码器 X地地址址译译码码器器 3232 矩阵矩阵A9I/OA8A7A56AY0Y31X0X31D读读/写写(2) 重合法重合法1K*1位重合法存储器芯片位重合法存储器芯片00000000000,031,00,31I/OD0,0读读内容回想内容回想:内容回想内容回想:DRAM 和和SRAM 的比较的比较DRAMSRAM存储原理存储原理集成度集成度芯片引脚芯片引脚功耗功耗价钱价钱速度速度刷新刷新电容电容触发器触发器高高低低少少多多小小大大低低高高慢慢快快有有无无主存主存缓存缓存 四、存储器与四、存储器与 CPU 的衔接的衔接 1. 存储器容量的扩展

21、存储器容量的扩展 (1) 位扩展位扩展添加存储字长添加存储字长 用用 2片片 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器10根地址线根地址线8根数据线根数据线DDD0479AA021142114CSWE (2) 字扩展添加存储字的数量字扩展添加存储字的数量 用用 2片片 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器11根地址线根地址线8根数据线根数据线 1K 8位位 1K 8位位D7D0WEA1A0A9CS0A10 1CS1存储器与存储器与 CPU 的衔接的衔接:字、位扩展字、位扩展用用 8片片 1K 4位位 存储芯片组成存储芯片组成 4K

22、 8位位 的存储器的存储器8根数据线根数据线12根地址线根地址线WEA8A9A0.D7D0A11A10CS0CS1CS2CS3片选片选译码译码.1K41K41K41K41K41K41K41K4 2. 存储器与存储器与 CPU 的衔接的衔接 (1) 地址线的衔接地址线的衔接(2) 数据线的衔接数据线的衔接(3) 读读/写线的衔接写线的衔接(4) 片选线的衔接片选线的衔接(5) 合理选用芯片合理选用芯片(6) 其他其他 时序、负载时序、负载例例4.1 4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码(2) 确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0

23、0 0 0 0 0 0 0 0 0A15A14A13A12 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位(3) 分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的片内地的片内地址线址线A9 A0 接接 1K 4位位 RAM 的片内地址的片内地址线线(4) 确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0

24、 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WR例例 4.1 CPU 与存储器的衔接图与存储器的衔接图例例 4.2 设设 CPU 有有 20 根地址线，根

25、地址线，8 根数据线。根数据线。 现有现有 2764 EPROM ( 8K 8位位 ),要求地址为要求地址为 F0000HFFFFFH , 请写出每片请写出每片 2764 的地址范围。的地址范围。例例 4.3 8位单片机位单片机,地址总线地址总线16根根A15A0，双向，双向数据总线数据总线8根根D7D0，控制总线中与主存相关的，控制总线中与主存相关的有有MREQ和和R/W。主存地址分配如下：主存地址分配如下：08191为系统程序区，为系统程序区，819232767为用户程序区，为用户程序区，最后最后2K地址空间为系统程序任务区，地址空间为系统程序任务区，按字节编址，现有如下存储器芯片：按字节

26、编址，现有如下存储器芯片：ROM-8K*8位控制端位控制端CSSRAM- 16K*1位位, 2K*8位位, 4K*8位位, 8K*8位位请从上述芯片中选择适当芯片设计该单片机主存储请从上述芯片中选择适当芯片设计该单片机主存储器，画出主存储器逻辑框图。器，画出主存储器逻辑框图。1、它是在、它是在k位信息位上添加位信息位上添加r位冗余位，构成位冗余位，构成一个一个n=k+r位的码字；位的码字；2、然后用、然后用r个监视关系式产生个监视关系式产生r个校正因子；个校正因子；3、然后根据此、然后根据此r个校正因子判别信息能否出个校正因子判别信息能否出错，假设出错那么出错在何处。错，假设出错那么出错在何处

27、。五、存储器的校验五、存储器的校验海明码是具有一位纠错才干的编码海明码是具有一位纠错才干的编码位置为2i ( i = 0、1、2 、3 )r个监视关系式个监视关系式:C1 使得使得 1位，位，3位，位，5位，位，7位，位，9位位中中1的个数为偶的个数为偶/奇奇数数C2 使得使得 2位，位，3位，位，6位，位，7位，位，10位位中中1的个数为偶的个数为偶/奇数奇数C4 使得使得 4位，位，5位，位，6位，位，7位，位，12位位中中1的个数为偶的个数为偶/奇数奇数C8 使得使得 8位，位，9位，位，10位，位，11位，位，12位位中中1的个数为偶的个数为偶/奇数奇数r个校正因子：个校正因子：即由如

28、上关系式所计算出来的结果即由如上关系式所计算出来的结果例例4.4 求求 0101 按按 “偶校验偶校验 配置的海明码配置的海明码解：解： n = 4根据根据 2k n + k + 1得得 k = 3海明码排序如下海明码排序如下:二进制序号二进制序号称号称号1 2 3 4 5 6 7C1 C2 C40 0101 的海明码为的海明码为 010010101 0 110按配偶原那么配置按配偶原那么配置 0011 的海明的海明码码 二进制序号二进制序号 称号称号1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解：解： n = 4 根据根据 2k n + k + 1取取 k = 3C1=

29、3 5 7 = 1C2= 3 6 7 = 0C4= 5 6 7 = 0 0011 的海明码为的海明码为 1000011练习练习13. 海明码的纠错过程海明码的纠错过程构成新的检测位构成新的检测位 Pi如增添如增添 3 位位 k = 3 新的检测位为新的检测位为 P4 P2 P1以以 k = 3 为例，为例，Pi 的取值为的取值为P1 = 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7对于按对于按 “偶校验偶校验 配置的海明码配置的海明码 不出错时不出错时 P1= 0，P2 = 0，P4 = 0C1C2C4其位数与增添的检测位有关其位数与增添的检测位有关P1= 1 3 5 7 =

30、 0 无错无错P2= 2 3 6 7 = 1 有错有错P4= 4 5 6 7 = 1 有错有错P4P2P1 = 110第第 6 位出错，可纠正为位出错，可纠正为 0100101，故要求传送的信息为故要求传送的信息为 0101。纠错过程如下纠错过程如下例例解：解：知接纳到的海明码为知接纳到的海明码为 0100111(按配偶原那么配置按配偶原那么配置)试问要求传送的信息是什么试问要求传送的信息是什么? 练习练习2P4 = 4 5 6 7 = 1P2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P1 = 100第第 4 位错，可不纠位错，可不纠写出按偶校验配置的海明码写出

31、按偶校验配置的海明码0101101 的纠错过程的纠错过程练习练习3按配奇原那么配置按配奇原那么配置 0011 的海明码的海明码配奇的海明码为配奇的海明码为 0101011六、提高访存速度的措施六、提高访存速度的措施 采用高速器件采用高速器件 调整主存构造调整主存构造1. 单体多字系统单体多字系统 W位位W位位W位位W位位W位位地址存放器地址存放器主存控制部件主存控制部件. . . . . . . . . . .单字长存放器单字长存放器 数据存放器数据存放器 存储体存储体 采用层次构造采用层次构造 Cache 主存主存 添加存储器的带宽添加存储器的带宽 2. 多体并行系统多体并行系统(1) 高位

32、交叉高位交叉 各个体并行任务各个体并行任务M0地址地址01n1M1nn+12n1M22n2n+13n1M33n3n+14n1地址译码地址译码体内地址体内地址体号体号(2) 低位交叉低位交叉M0地址地址044n4M1154n3M2264n2M3374n1地址译码地址译码 体号体号体内地址体内地址各个体轮番编址各个体轮番编址低位交叉的特点低位交叉的特点在不改动存取周期的前提下，添加存储器的带宽在不改动存取周期的前提下，添加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 3例题例题4

33、.6设有设有4个模块组成的四体存储器构造个模块组成的四体存储器构造,每个体的每个体的存储字长为存储字长为32位位,存取周期为存取周期为200ns。假设数据。假设数据总线宽度为总线宽度为32位，总线传输周期为位，总线传输周期为50ns，试求，试求顺序存储和交叉存储的存储器带宽。顺序存储和交叉存储的存储器带宽。例题例题4.6设有设有4个模块组成的四体存储器构造个模块组成的四体存储器构造,每个体的每个体的存储字长为存储字长为32位位,存取周期为存取周期为200ns。假设数据。假设数据总线宽度为总线宽度为32位，总线传输周期为位，总线传输周期为50ns，试求，试求顺序存储和交叉存储的存储器带宽。顺序存

34、储和交叉存储的存储器带宽。顺序：顺序：128字节字节/(200ns*4)=16*107bps交叉：交叉： 128字节字节/200+4-1*50=37*107bps内容回想内容回想:提高访存速度的措施提高访存速度的措施 采用高速器件采用高速器件 调整主存构造调整主存构造1. 单体多字系统单体多字系统 采用层次构造采用层次构造 Cache 主存主存 2. 多体并行系统多体并行系统高位交叉高位交叉低位交叉低位交叉内容回想：低位交叉的特点内容回想：低位交叉的特点在不改动存取周期的前提下，添加存储器的带宽在不改动存取周期的前提下，添加存储器的带宽时间时间 单体单体访存周期访存周期 单体单体访存周期访存周

35、期启动存储体启动存储体 0启动存储体启动存储体 1启动存储体启动存储体 2启动存储体启动存储体 3内容回想：存储层次的四个问题1. 当把一个块调入高一层当把一个块调入高一层(接近接近CPU)Cache存存储器时，可以放在哪些位置上储器时，可以放在哪些位置上? (映象规那么映象规那么)2. 当所要访问的块在当所要访问的块在Cache存储器中时，如何存储器中时，如何找到该块找到该块? (查找算法查找算法)3. 3. 当发生失效时，应交换当发生失效时，应交换CacheCache中的哪一块？中的哪一块？ ( (交换算法交换算法) )4. 4. 当进展写访问时，应进展哪些操作当进展写访问时，应进展哪些操

36、作? ? ( (写战略写战略) )一、概述一、概述1. 问题的提出问题的提出防止防止 CPU “空等空等 景象景象CPU 和主存和主存DRAM的速度差别的速度差别缓存缓存CPU主存主存容量小容量小速度高速度高容量大容量大速度低速度低程序访问的部分性原理程序访问的部分性原理存储层次的四个问题2. 当把一个块调入高一层当把一个块调入高一层(接近接近CPU)Cache存存储器时，可以放在哪些位置上储器时，可以放在哪些位置上? (映象规那么映象规那么)1. 当所要访问的块在当所要访问的块在Cache存储器中时，如何存储器中时，如何找到该块找到该块? (查找算法查找算法)3. 3. 当发生失效时，应交换

37、当发生失效时，应交换CacheCache中的哪一块？中的哪一块？ ( (交换算法交换算法) )4. 4. 当进展写访问时，应进展哪些操作当进展写访问时，应进展哪些操作? ? ( (写战略写战略) )1 1映象规那么映象规那么1. 1. 全相联映象全相联映象 全相联：主存中的任一块可以被放置到全相联：主存中的任一块可以被放置到 Cache Cache中的恣意一个位置。中的恣意一个位置。 对比：对比： 阅览室位置阅览室位置 随意坐随意坐 特点：特点： 空间利用率最高，冲突概率最低，空间利用率最高，冲突概率最低， 实现最复杂。实现最复杂。2. 2. 直接映象：直接映象： 直接映象：主存中的每一块只能

38、被放置到 Cache中独一的一个位置。 (循环分配) 对比：阅览室位置 只需一个位置可 以坐 特点：空间利用率最低，冲突概率最高， 实现最简单。 对于主存的第i 块，假设它映象到Cache的第 j 块，那么: ji mod (M ) M为Cache的块数 组相联：主存中的每一块可以被放置到Cache 中独一的一个组中的任何一个位置。 组相联直接映象和全相联的是一种折衷3. 3. 组相联映象：组相联映象： 绝大多数计算机的Cache: n 4 n 路组相联：每组中有n 个块(nM/G ) n 称为相联度。 相联度越高，Cache空间的利用率就越高， 块冲突概率就越低，失效率也就越低。 全相联全相

39、联直接映象直接映象组相联组相联n (n (路数路数) )G (G (组数组数) )M MM M1 11 11 1n nM M1 1G GM M2查找方法1. 1. 如何确定如何确定CacheCache中能否有所要访问的块？中能否有所要访问的块？ 假设有的话如何确定其位置？假设有的话如何确定其位置？ 目录表的构造 3交换算法 所要处理的问题：当新调入一块，而所要处理的问题：当新调入一块，而CacheCache又已被占满时，交换哪一块？又已被占满时，交换哪一块？2. FIFO2. FIFO3. LRU3. LRU 优点：失效率低优点：失效率低1. 1. 随机法随机法 优点：实现简单优点：实现简单4

40、写战略 写直达法 执行“写操作时，不仅写入Cache，而且 也写入下一级存储器。 写回法 执行“写操作时，只写入Cache。仅当 Cache中相应的块被交换时，才写回主存。 (设置“污染位)两种写战略的比较两种写战略的比较 写直达法的优点：易于实现，一致性好。写直达法的优点：易于实现，一致性好。 写写 回回 法的优点：速度快，所运用的存储器频法的优点：速度快，所运用的存储器频 带较低；带较低；Cache的构造举例：一、概述一、概述 特点特点不直接与不直接与 CPU 交换信息交换信息l磁盘的构造组成磁盘的构造组成l盘片：盘片：l盘片的数量：盘片的数量：112片；片；l转速：转速：36001500

41、0转转/分钟；分钟；l盘径：盘径：1.0英寸英寸(25.4厘米厘米)3.5英寸英寸(8.9厘米厘米)。l磁道：盘片外表分成以中心为圆心的多个磁磁道：盘片外表分成以中心为圆心的多个磁道。道。l 每盘片有每盘片有500030000条磁道。条磁道。l柱面：具有一样直径，同时位于一组磁头下柱面：具有一样直径，同时位于一组磁头下方的方的 l 一切磁道称为柱面。一切磁道称为柱面。l扇区：读写的最小单位，大约扇区：读写的最小单位，大约100500B。l磁盘的构造组成磁盘的构造组成盘片盘片磁道磁道扇间空隙扇间空隙扇区扇区l磁盘的性能：访问时间磁盘的性能：访问时间l磁盘的任务过程磁盘的任务过程l磁头首先挪动到目的磁道上；磁头首先挪动到目的磁道上；l使期望的扇区旋转到磁头下；使期望的扇区旋转到磁头下；l读取扇区中的数据；读取扇区中的数据；l任务均在磁盘控制器的控制下完成。任务均在磁盘控制器的控制下完成。l磁盘访问时间磁盘访问时间 = l 寻道时间寻道时间 + 旋转时间旋转时间 + 传