PCB设计规范剖析

1、- 1 - 2 -1. 目的1.1本规范规定了我司 PCB 的设计原则，为 Layout 工程师设计 PCB 时提供必须遵循的规则和约定。1.2提高 PCB 设计质量和设计效率，降低 PCB 设计错误率，缩短客户交期、降低研发费用等。2.适用范围3.定义序号名词定义1PCBPrint Circuit Board 的简称，中文定义为：印制电路板。指用原理图设计工具（我司主要采用 ORCAD 软件）绘制的、表达硬件2原理图电路中各种电子元器件之间的连接关系的图。指用 CAD 设计软件绘制的、用于标识 PCB 形状、尺寸及禁布区等要求3PCB 结构图的图型。由原理图设计工具自动生成的、表达元器件电气

2、连接关系的文本文件，4网络表一般包含元器件封装、网络列表的属性定义等组成部分。6盲孔连接表层和内层而不贯通整版的导通孔。7埋孔连接内层之间而在成品板表层不可见的导通孔。在期间的 IBIS MODEL 或 SPICE MODEL 支持下，利用 EDA 设计工具对 PCB 布局、布线效果进行仿真分析，从而在单板的物理实现之前8仿真发现设计中存在的 EMC 问题、时序问题和信号完整性问题，并找出适当的解决方案。指 PCB 上不同网络之间因较长的平行布线引起的相互干扰，主要是由9串扰于平行线间的分布电容和分布电感的作用。123W 规则指为了减少线间的串扰，应保证线间距足够大，当线中心间距不少于 3-

3、3 -倍线宽时，则可保持 70% 的电场不互相干扰，称为 3W 规则。指为了防止“边沿效应，”将电源层相对地层内缩 20H 的距离，使得电场1420H 规则只在接地层的范围内传到。以一个 H（电源和地之间的介质厚度）为单位，若内缩 20H 则可以将 70% 的电场限制在接地层边沿内。印制板层数选择规则，即时钟频率到 5MHZ 或脉冲上升时间小于 5ns，15 五五规则则 PCB 板须采用多层板。4 职责5工作内容5.1创建网络表5.1.1PCB 设计者，用ORCAD 打开原理图（见图 1所示），点击导网络表工具（见图 2所示），选择所用 PCB设计软件格式（padspcb.dll）与正确网络表

4、格式（ *asc），创建符合要求的网络表（见图 3所示）。5.1.2在输出网络表时，需将元件值一起输出（见图 3所示），并及时配合原理图设计人员结合原理图设计工具特性，排除创建网表过程中的一些错误，从而确保网络表的完整性与正确性。PCB 软件元件值格式网络表格式式网络表导出工具图 3：（格式输出）图 2 ：（选择导网络表工具）5.1.3打开网络表 ,查看所有封装（见图 4）,确保所有封装都正确 ,且包含在元件库中，并符合原理设计与元器件封装库规范要求。对于库中没有的新元器件封装，依照电子工程师提供的元器件规格书或实物进行绘制，并由专人建库，再经- 4 -上级确认。图4：（网络中元件封装与元件值

5、、元件编号）5.2选用标准产品 PCB设计模板文件，这些文件由PCB设计软件针对不同类型产品，设计成相对应规则、操作方式、应用设置，以提高 PCB 设计效率。A手机 /充电宝电池设计模板；B笔记本 /充电宝电池设计模板；5.3创建 PCB 板框5.3.1将PCB 结构图转成 PCB设计所需文件格式（*.DXF），对于没有结合成整体的 PCB板框，应先结合再输出，如下图所示。（板框未结合：选中板框未完全成虚线）（板框已结合：选中板框完全成虚线）5.3.2板0坐标（原点）设置， 原则图示如下：A. 板左边和下边的延长线交汇点。B. 板左下角的第一个焊盘。板的 0 坐标（原点）- 5 -1)在结构图

6、原始档中去掉板框多余部份，用CAD中UCS命令按A原则, 把原点定在板延长线交汇点处，用带基点复制的形式点击板延长线交汇点，放到新建DXF文件（注意尺寸单位选用公制）中，在放置文件时，同时输入（0，0）坐标，再用PADS设计软件导入，再删掉板延长线交汇点线段即可，具体如下图所示- 6 -2) 在结构图中去掉板框多余部份，按A原则定好原点，新建一份DXF 新文件（注意尺寸单位选用公制），将原文件复制到新建文件中，再用 PADS9.2 设计软件导入，移到默认原点旁，在原点快捷命令 (SO+X坐标+空格 + Y坐标)中输入板与默认原点的X与Y方向偏差坐标值，即 PCB板0坐标（原点）如下图所示- 7

7、 -5.4布局5.4.1根据结构图，放置相应安装孔、连接器、碰片、五金等定位器件，并将这些器件锁住（设置成不可移动属性）。5.4.2依照结构图和生产加工时所需要，设置 PCB禁止布线区、禁止布局区域，也可根据一些元件的特殊要求，设置禁止布线区。5.4.3遵照“先大后小，先难后易”的布局原则，即重要的单元电路、重要元器件应当优先布局5.4.4元器件应要分布均匀、重心平衡、整个 PCB版面要美观的原则布局。5.4.5体积偏小易损元器件（电阻、电容、 FUSE 等）放置要求垂直于 PCB 板长，避免分板或生产过程损坏元件；较重的元器件，放在靠近 PCB 支撑点或支撑边的地方，以减少 PCB 的翘曲；

8、同类型元器件包括有极性元器件，尽量放置在一起，方向（X/Y）一致，以便于生产检验；避免在插座与插座之间放置 SMT 零件及贴片组件； PCB 上轴向插装较高的元件，应考虑卧式安装。5.4.6相同电路与结构部分，优先采用“对称式”标准布局；5.4.7功率元器件要均匀分布，便于单板或整机散热，且远离控制电路芯片与易受温度影响元器件及电路。 温度保护器件要紧靠被测元器件或发热区域，温度检测器要紧靠被测元器件及区域，提高保护及检测的灵敏度。5.4.8布局中应参考原理图，根据板的主信号流向规律安排主要元器件5.4.9保护器件（如 TVS、FUSE 、稳压二极管、PTC 等）按电路与结构要求进行布局。5.

9、4.10在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观；元件排列要紧凑，输入和输出元件尽量远离5.4.11用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。A串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过 500mil。B匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。5.4.12IC 去耦电容或 MOS 附近陶瓷与滤波电容是否靠近 IC 或 MOS，与电源和地间所形成回路要求最短，旁路电容应均匀分布在集成电路周围；时钟器件要靠近相应 IC 与相应电路- 8 -5.4.13在通常条件下 ,所有的元件均应布

10、置在印制电路的同一面上，只有在顶层元件过密时，才将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴 IC 等放在底层。5.4.14元器件的排列要便于调试和维修，即小元件周围不能放置大元件、需调试的元器件周围要有足够的空间5.4.15布局应尽量满足以下要求 :总的连线尽可能短，关键信号线最短 ;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分5.4.16布局中，数字电路和模拟电路要分开，信号流要合理；同一种电源的器件，应尽量考虑放在一起, 有利于电源分隔。5.4.17元件间距5.4.17.1 电芯正负极碰片 (如

11、B,B+等)与非网络的铜箔 ,走线,过孔,PAD,SMD 等焊盘之间间距1.2mm （不能满足的需经PCB 设计评审成员确认，再进行设计）且要为最大限度 ;5.4.17 .2 零件与铜箔,走线,过孔 ,PAD,SMD 等焊盘距离螺丝孔至少0.50mm （不能满足的需经 PCB 设计评审成员确认，再进行设计） , 且要为最大限度 ;5.4.17.3 电阻电容等元器件焊盘与焊盘间的间距是否0.8mm+/-0.2 mm （不能满足的需经 PCB 设计评审成员确认，再进行设计） ;5.4.17.4 焊线区域 2mm 以内不摆放其它零件， 1mm 以内不充许有走线 ,过孔,PAD,SMD 焊盘，且要为最

12、大限度（不能满足的需经 PCB 设计评审成员确认，再进行设计）。- 9 -5.4.18压插座周围 5mm 范围内,正面不允许有高度超过压接插座高度的元件，背面不允许有元件。5.4.19点焊碰片背面要有预留足够空间（ >=mm ）不布元件(特殊的产线做治具生产 ),用于点焊治具位。5.4.20贴片五金背面要预留足够空间 (>=4.5mm) 不布元件(特殊的产线做治具生产 ),以确保五金精确定位贴片5.4.21防 ESD 元器件要尽量靠近易受 ESD 影响损坏的元器件电路及输入输出端 ,如 Gas Gauge IC 、单片机中的通讯电路等。5.4.22金属壳体的元器件要留有足够的空间位

13、置 ,远离其它元器件或印制导线5.4.23IC 及其他供电电阻或器件必须优先靠近供电源 ,再引线到相关供电电路 ,提高安全性-10-5.4.24 贴片 NTC 温度检测电阻在满足安全间距的条件下， 要靠近电芯正 /负极耳点焊处或被测元器件及被测区域， 以便更好提高温度检测的准确度 .但不能靠近非被测元件的发热区域或元件，如单节/笔记本/动力电池中的功率 MOS 、PTC、温度FUSE 等，还有一些发热量大的铜箔。5.4.25母板与子板,单板与背板 ,确认信号对应,位置对应 ,连接器方向及丝印标5.5测试点的尺寸要求5.5.1测试点的自身尺寸要求A尽量使测试点与元器件装在同个面（ Top sid

14、e），实在不行考虑放在另一面B. 采用金属化通孔，通孔大小为外1.0 mm （40 mil）, 内0.5 mm（20 mil）；C. 或采用单面测试焊盘，焊盘大小0.8 mm（32mil）；D. 相邻测试点的边缘间距 ,优先选用 d1.8 mm（70 mil），可以选用 d 1.25 mm （50 mil）；E. 测试点是必须可以过锡的（打开防焊层）。5.5.2测试点与通孔的间距 d（见图 5）Via（不能满足的需经 PCB 设计评审成员确认，再进行设计）Test paddA推荐 0.5 mm（20 mil）B. 最小 0.38 mm （15 mil）图 5 测试点与通孔间距5.5.3测试点与

15、器件焊盘间距 d（见图 6）（不能满足的需经 PCB 设计评审成员确认，再进行设计）A推荐 0.5 mm（20 mil）d-11-B. 最小 0.38 mm （15 mil）5.5.4测试点与器件体间距 d（见图 7）（不能满足的需经 PCB 设计评审成员确认，再进行设计）A推荐 1.25mm （50 mil）B. 最小 0.38mm（15 mil）5.5.5测试点与铜箔走线间距 d（见图 8）（不能满足的需经 PCB 设计评审成员确认，再进行设计）A推荐 0.5 mm（20 mil）B. 最小 0.38 mm（15 mil ）5.5.6测试点与板边缘间距 d（见图 9）（不能满足的需经 PC

16、B 设计评审成员确认，再进行设计）A推荐 0.5mm （20 mil）B最小 0.3mm（12 mil ）5.5.7测试点与定位孔间距 d（见图 10）（不能满足的需经图 6 测试点与器件焊盘间距图 7 测试点与器件体间距dd图 8 测试点与铜箔走线间距图 9 测试点与板边缘间距PCB 设计评审成员确认，再进行设计）A推荐 0.5mm （20 mil）B最小 0.38mm （15 mil）图 10 测试点与定位孔间距56 布线5.6.1采用手动布线的方法，布线要合理、走线规范，整个布线要保持完美。首先确定板的层数设置，常规我们选用单、双面板，特殊情况下选用 4层或4层以上板。单面板,常规SMT

17、 板取顶层走线,插件板取底层走线 ,注意视图面要保持一致。-12-5.6.2在高速数字电路设计中，电源与地层应尽量靠在一起，中间不安排布线。所有布线层都尽量靠近一平面层，优选地平面为走线隔离层。为了减少层间信号的电磁干扰，相邻布线层的信号线走向应取垂直方向。5.6.3布线优先次序5.6.3.1关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。5.6.3.2密度优先原则：从板上连接关系最复杂的器件着手布线 ,或从板上连线最密集的区域开始布线；常规我们从主控 IC开始布线.5.6.4线宽和线间距的设置要考虑的因素5.6.4.1密度比较高的板，要倾向于使用更细的线宽和

18、更窄的间隙；5.6.4.2当信号的平均电流较大时，应考虑布线宽度所能承载的的电流。A.PCB 设计时铜箔厚度 ,走线宽度和电流的关系表铜皮厚度 35um铜皮厚度50um铜皮厚度70um铜皮 t=铜皮 t=铜皮 t=宽度电流/A宽度电流/A宽度/mm电流/Ammmm0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.80

19、1.002.301.002.601.003.201.202.701.203.001.203.60-13-1.503.201.503.501.504.202.004.002.004.302.005.102.504.502.505.102.506.00B.电流承载值数据表只是一个绝对参考数值， 在不做大电流设计时，按表中所提供的数据再增加 10%量就绝对可以满足设计要求而在一般单面板设计中， 以铜厚35um，基本可以于1比1的比例进行设计，也就是1A 的电流可以以1mm 的导线来设计，也就能够满足要求了（以温度 105度计算）C.在PCB 设计加工中，常用OZ（盎司）作为铜皮厚度的单位， 1 OZ

20、铜厚的定义为 1 平方英尺面积内铜箔的重量为一盎，对应的物理厚度为 35um；2OZ 铜厚为70um。E电路工作电压对布线要求：线间距的设置与其介电强度关系。输入150V-300V 电源最小空气间隙及爬电距离一次侧二次侧线与保护工作电压直流空气爬电工作电压直流空气间爬电距线与保地间距值或有效值V间隙距离值或有效值 V隙离护地间mmmmmmmmmm距 mm4.050V1.01.271V0.71.22.0150V1.41.6125V0.71.5200V2.0150V0.71.6250V2.5200V0.72.0300V1.73.2250V0.72.5400V4.0600V3.06.3输入300V-

21、600V 电源最小空气间隙及爬电距离一次侧二次侧-14-线与保护工作电压直空气爬电工作电压直空气间爬电距线与保护地地间距流值或有效间隙距离流值或有效隙 mm离 mm间距mm值Vmmmm值Vmm6.350V1.271V1.22.5150V1.6125V1.5200V2.02.0150V1.71.6250V2.02.5200V1.72.0300V2.53.2250V1.72.5400V3.54.0600V5.86.3D. PCB加工技术要求国内国际先进水平推荐使用最小线宽 /间距6mil/8mil4mil/4mil极限最小线宽 /间距6mil/6mil2mil/2milE. 为提高产品可靠性，布线

22、要尽量使用较宽的布线和较大的间距。5.6.5布线安全间距（不能满足的需经 PCB 设计评审成员确认，再进行设计）A:手机/数码 /充电宝电池ALLTraceViaPadSMDCopper备注Trace0.3±0.05mmVia0.3±0.05mm0.3±0.05mmPad0.4±0.05mm0.4±0.05mm0.4±0.05mmSMD0.3±0.05mm0.3±0.05mm0.4±0.05mm0.22±0.02mmCopper0.3±0.05mm0.3±0.05mm0.4&

23、#177;0.05mm0.3±0.05mm-15-Text0.30.30.30.3注:1.OPPO 过孔到板Board0.3±0.05mm0.3±0.05mm0.3±0.05mm0.3±0.05mm0.3±0.05mm边0.35 mmDrill0.32 mm0.32 mm0.35 mm0.35 mm0.35 mm走线与机械孔间0.50mm±0.10元器件本体到板边0.50mm±0.2走线与功率线间0.30mm±0.02功率线与功率线间0.50mm±0.2B:笔记本/充电宝电池ALLTraceVi

24、aPadSMDCopper备注Trace0.3±0.02mmVia0.3±0.02mm0.32±0.02mmPad0.4±0.05mm0.4±0.05mm0.4±0.05mmSMD0.3±0.02mm0.32±0.02mm0.4±0.05mm0.22±0.02mmCopper0.3±0.02mm0.32±0.02mm0.4±0.05mm0.3±0.02mmText0.350.350.350.35Board0.3±0.02mm0.3±0.

25、02mm0.3±0.02mm0.3±0.02mm0.3±0.02mmDrill0.320.320.350.350.35走线与机械孔间0.50mm±0.10元器件本体到板边0.50mm±0.2走线与功率线间0.50mm±0.10功率线与功率线间0.50mm5.7过孔-16-5.7.1过孔的位置主要与再流焊工艺有关，过孔不能设计在焊盘上，应该通过一小段印制线连接，否则容易产生“立片”、“焊料不足”缺陷，如下图所示。如果过孔焊盘涂敷有阻焊剂，距离可以小至0.2 mm（8 mil）。5.7.2过孔不能设计在焊接面上片式元件的焊盘中心位置，如下

26、图所示。5.7.3排成一列的无阻焊过孔焊盘，焊盘的间隔大于 0.5 mm（20 mil）,如下图所示。1 ）过孔除正常层间相连导电外，还有散热功能，所以在大电流，热量大的的铜箔上，应适量放上过孔，便于热量的散发,钻孔与钻孔间距 >0.15mm, 否则 2 过孔会连通 .2)为增加过孔附着力 ,防止钻孔钻偏而损坏 ,过孔需要加泪滴3)过孔的排列不能太密，避免 PCB 断裂4 ）过线孔-17-制成板的最小孔径定义取决于板厚度 .孔径优选系列如下：孔径：32mil24mil20mil16mil12mil8mil焊盘直径：40mil32 mil28mil24mil20mil16mil板厚度与最小

27、孔径的关系：板厚：3.0mm2.5mm2.0mm1.6mm1.0mm0.6mm推荐孔径 :32mil32mil24mil24mil16mil12mil最小孔径：24mil20mil16mil12mil8mil6mil5.8进行PCB设计时应该遵循的规则5.8.1走线与 IC元器件的连接a) 对于两个焊盘安装的元件，如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样宽度，如图 11所示。b) 与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡，这一段窄的印制线通常被称为“隔热路径”否，则，对2125(英制即 0805)及其以下CHIP 类SMD ，

28、焊接时极易出现“立片”缺陷。具体要求如图12所示。图 11 阻容元件焊盘与印制线的连接图 12 隔热路径的设计5.8.2线路与 SOIC、PLCC 、QFP、SOT等器件的焊盘连接线路与 SOIC、PLCC、QFP、SOT 等器件的焊盘连接时，一般建议从焊盘两端引出，如图 13 所示。不正确连正确连接-18-图 13 器件焊盘引出线的位置5.8.3走线的分枝长度控制规则：尽量控制分枝的长度，一般的要求是 Tdelay<=Trise/20 。5.8.4同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下

29、，如接插件引出线， BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。5.8.5走线方向控制，相邻层走线呈正交结构 ,避免将不同 信号走线布成同一方向，以减少层间窜扰，增强抗干扰能力5.8.6走线开环检查一般不允许出现一端浮空的布线。主要是为了避免产生 "天线效应"，减少接受不必要的辐射干扰。-19-5.8.7屏蔽保护对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑

30、好如何有效的让屏蔽地与实际地平面有效结合。5.8.8地线回路规则：环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下， 应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。5.8.9走线闭环检查规则：防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐

31、射干扰。-20-5.8.10走线长度控制即走线最短规则，在设计时应该让布线长度尽量短，以减少由于走线过长带来的干扰问题， 特别是一些重要信号线，务必将其振荡器放在离器件很近的地方。5.8.11走线的谐振规则：主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象5.8.12元件去耦原则增加必要的去藕电容，滤除电源上的干扰信号 ,使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性。5.8.13倒角原则尽量避免使用锐角与直角走线，锐角和直角走线易产生辐射，同时易给PCB 生产工艺带来蚀刻不良。在

32、某些条件下，确实无法避免直角走线，则推荐使用图片 (红色)中走线方式。常规我们采用 45 度或圆弧走线，可提高铜箔强度,减少辐射；在高频电路中，还可以减少信号对外的发射和相互间的耦合。-21-5.8.14重叠电源与地线层规则：不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。5.8.15五-五规则：印制板层数选择规则，即时钟频率到 5MHz 或脉冲上升时间小于 5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑， 采用双层板结构时，这种情况下，最好将印制板的一

33、面做为一个完整的地平面层。5.8.160H规则：由于电源层与地层之间的电场是变化的， 在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个 H（电源和地之间的介质厚度）为单位，若内缩 20H则可以将70%的电场限制在接地层边沿内；内缩 100H则可以将 98% 的电场限制在内。-22-5.8.17规则：为了减少线间串扰，应保证线间距足够大，当线中心间距不少于 3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到 98%的电场不互相干扰，可使用 10W的间距。5.8.18电源线、地线要求尽量加宽电源、地线宽度，最好是地线比电源

34、线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3mm,电源线为 0.52.5mm, 对数字电路的 PCB 可用宽的地导线组成一个回路 , 即构成一个地网来使用,但模拟电路的地不能这样使用 .如下图单面板中，电路板上器件的电源线和地线彼此靠近，这种配合比较适当，此PCB 中电子元器件和线路受电磁干扰 (EMI)的可能性降低了 679/12.8 倍或约 54 倍.5 9 大面积电源区和接地区的设计5.9.1超过25 mm（1000 mil）范围电源区和接地区，应根据需要，一般都应该开设网状窗口或采用实铜加过孔矩阵的方式，以免其在焊接时间过长时，产生铜箔膨胀、脱落现象，如图 14所

35、示。5.9.2大面积电源区和接地区的元件连接焊盘，应设计成如图 26所示形状，以免大面积铜箔传热过快，影响元件的焊接质量，或造成虚焊；对于有电流要求的特殊情况允许使用阻焊膜限定的焊盘 , 图15所示。-23-图 14 大面积铜箔区窗口的设计图 15 花焊盘的设计5.9.3大面积铺铜时，应该尽量避免出现没有网络连接的死铜，孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中， PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。5.9.4大功率元件铜箔，焊线焊

36、盘等需散热，增加机械强度的地方要采用大面积铺铜，5.9.5需屏蔽的线路，如时钟信号，同步信号，高频线要采用铜轴电缆屏蔽结构进行铺铜5.10 丝印5.10.1字符大小、位置和方向的规定见表 16。表 16 规定的字符大小为原则性规定，设计时应以成品板的实际效果为准。5.10.2当单板面积很小时， PCB 编码可相应缩小并灵活安排在板上的位置。5.10.3有些产品的后背板的背面因为已经被一些物物体遮住， 不可能从背面看见，这种情况下 PCB 编码可以放在前面适当的位置（如传输产品的后背板）。表 16 字符尺寸、位置要求单位：mil字符层面大小线宽位置、元器件标记 通常情况丝印层505元件面，元器件

37、标记 高密度情况丝印层404元件面，元器件标记 甚高密度丝印层313元件面，PCB 编码（单板）铜箔面505元件面左上方PCB 编码（背板）铜箔面606焊接面右上方-24-5.10.4丝印、字符要清晰,整齐、方向正确（统一按元件方向摆放）、位置正确、归所名正确，不要放在元器件本体、VIA、PAD 、SMD 、PTH、NPTH 内不清晰，不整齐清晰，整齐字符正确摆放方向字符特殊摆放方向字符不正确摆放位置字符归所名错误放置5.10.5 任何 PCB 修改,版本丝印必须要有进阶 ,如 S20-R0A.PCB,S20-R0B.PCB5.10.6端口/连接器/排线 PIN 脚要有相对应定义字符 ,如 B

38、+,B-,P+,SCL,SDA,P- 等5.10.7 有极性元件要有极性标识丝印5.10.8连接器焊盘间、焊线焊盘间、焊线通孔有空间都要用白油覆盖或隔开，用焊锡来固定的器件应有绿油或白油阻断焊锡的大面积扩散5.10.9字符与元件外框间距>0.2mm ，字符间间距 >0.3m，元件外框与字符到板边间距 >0.2mm ，空间允许下，尽量加大间距（不能满足的需经 PCB 设计评审成员确认，再进行设计）5 11阻焊5 111 所有类型的焊盘都要正确开窗，且大小一样 ;5 112 光学定位点的开窗要避免露铜和露线5 113IC、晶振、需走大电流及散热的铜皮或接地屏蔽的器件，要在相应铜皮

39、上正确开窗。5 12拼板工艺要求-25-5.12.1拼板及 MARK 点设计要求备注：1、“”为机械定位孔，无需作防呆设计；备注：2、“”为光学定位孔（MARK ），务必严格按以上尺寸要求进行布局；31、“以上”MARK为机械设定计位要孔求，只无适需用作于防我呆司设所计有；PCB（硬板）的MARK 设计；42、“单节”电为池光拼学板定一位般孔可（拼MARK2排，笔），记务本必电严池格拼按板以一上般尺只寸允要许求拼进1排行；布局；53、以V-上CUTMARK槽双面设切计割要,求角只度适30用-40于度我，司深所度有参PCB考以（附硬表板；）的MARK 设计；64、各单类节型电池PCM拼板的一拼般

40、板可外拼形2尺排寸，、笔拼记板本数电量池、拼V板-CUT一般深只度允详许见拼以1排下；附表。5、V-CUT槽双面切割,角度30-40度，深度参考以附表；6、各类型PCM的拼板外形尺寸、拼板数量、V-CUT深度详见附以下表附表。附表5.12.2拼板外形要求5.12.2.1不规则PCB的拼板，其边缘不可参差不齐，须增加工艺边使四周都框起来（如下图）。NGOK5.12.2.2连接位很小的 PCB，须增加工艺边使四周都框起来，以增强拼板的强度，防止断板（如下图）。-26-NGOK5.12.2.3阻焊油颜色要求1.客人无特殊要求的情况下尽量使用绿色阻焊油 .白色阻焊油在 AOI测试时容易误判不良 .NGOK白色阻焊油在 AOI测试时容易误判不良尽可能选用绿色阻焊油。5.13 GERB