微电子TCAD课程设计.

1、微电子器件课程设计报告项目：厄利电压的测量班级：微电xxxx学号：xxxxxx姓名：xxx课程设计报告1.目的 随着当今科学技术的进步，有越来越多的器件被发明，但是有的器件和人们所设想的有一定的偏差，比如晶体管的输出特性曲线和厄利电压，现在来研究一下这个电压。双极结性晶体管（NPN）的集电极电流数值上等于从发射区注入基区的空穴形成的空穴扩散电流与空穴在渡越基区时发生少量复合而形成的空穴复合电流之差。在理想的三级管中，当VBE<0.7V时, 集电极电流为零，当VBE>0.7V时, 双极结性晶体管导通，当VBC=0,即VCE=VBE,IC=IB,当VBC<0,此时集电极电流为IC

2、=IB+ICEO(ICEO代表基极开路，集电极反偏时从发射极穿透到集电极的电流，称为集-发电流)，可见集电极电流IC与输出端电压VCE无关。但在实测的晶体管特性曲线中，IC在放大区随VCE的增加而略有增加。这是由基区展宽效应（厄利效应）引起的。2.工作原理 厄利效应，也称基区宽度调制效应，是指当双极性晶体管（BJT）的集电极发射极电压VCE改变，基极集电极耗尽宽度WBC（耗尽区大小）也会跟着改变。此变化称为厄利效应。下图中的有效中性基区为P所在的那个区，基区相邻的耗尽区为相临的画有阴影的那个区，中性发射区和集电区为左右两边N所在的两个区，集电区相邻的耗尽区为相邻的画有阴影的那个区。从下图中可以

3、看到，若集电极基极反向偏置电压增大，则基区相邻的耗尽区越宽，中性基区越窄。基区变窄对于电流的影响有以下两方面，由于基区变得更窄，电子与空穴复合的可能性更小。若穿过基区的电荷梯度增加，那么注入基区的少子电流会增加。在反向偏置电压的作用下，集电结势垒区宽度增宽。势垒区右侧向中性集电区扩展，左侧向中性基区扩展。这使得中性基区宽度WB减少，如下图所示。基区宽度的减少使基区少子浓度梯度增加，必然导致电流放大系数和集电极电流的增大。 若集电区电压升高，以上因素都会使集电区或晶体管的输出电流增大，如下图所示的双极结性晶体管输出特性曲线。特性曲线中电压较大时的切线进行反向外推，其延长线与电压轴相交，在电压轴上

4、截得的负截距称为厄利电压，记为VA。从厄利效应可以看出，如果双极结性晶体管的基区宽度发生变化，会导致更大的反向偏置电压在集电极基极，会增加集电极基极耗尽区宽度，减少基区宽度。总的来说，增加集电极电压（VC），集电极电流（IC）也会跟着上升。厄利电压的推导：现在VBE为定值时，IC随VCE的变化率。如果忽略基区中的复合与ICEO，则IC可表示为 IC=AEqDBni2exp(qVBE/kT)-1/WB0NB(x)de将上式对VCE求偏微分，并注意到式中只有WB是随VCE变化的，得到 Ic/VCEVBE=ICNB(WB)(-dWB/dVCE)/ WB0NBdx 上式是在VBE为常数的条件下得到的。

5、事实上由于基区复合很小，多数晶体管的基极电流IB主要是由从基区向发射区注入少子的电流组成。因此VBE不变也就意味着IB不变，从而得 Ic/VCEIB= ICNB(WB)(-dWB/dVCE)/ WB0NBdx=IC/VA=1/r0上式中，VA称为厄尔利电压，r0称为共发射级增量输出电阻，分别有以下两式表示 VA=WB0NBdx/NB(WB)(-dWB/dVCE) r0=VCE/Ic=VA/IC当VCE增加时，WB减少，因此VA是正的。上面第二式表明在晶体管的输出端并联着一个增量输出电阻r0因VCE=VBE+VCB,故当VBE为定值时dVCE=dVCB,VCB是集电结上的反向电压。当VCB变化时

6、，集电结势垒区中性基区一侧的电荷变化量为dQTC=ACNB(WB)(-dWB)上式中，AC是集电结面积。根据集电结势垒电容的定义，有 CTCdQTC/dVCB=ACqNB(WB)(-dWB/dVCB)另一方面，中性基区的平衡多子总电荷可表示为 QBBO=AEqWB0NBdx于是厄利电压可表示为 VA=QBBOAC/(CTCAE)实际上当集电极电压VCB变化是QBBO及CTC也会发生变化，所以VA是VCB的函数。通常把VCB=0时的VA之值称为厄利电压。对于均匀基区晶体管，上面第五式（WB0NBdx）中的积分等于NBWB。有因基区宽度WB的减少量就是势垒区宽度xdB的增加量，即-dWB=dxdB

7、,xdB是由给出的P区一侧的势垒区宽度xp。这时VA的表达式可简化为 VA=WB/(-dWB/dVCB)=WB/(-dxdB/dVCB)=2WBVbi/xdB从上式可知，对应于IB为不同常数时的各条IC-VCE曲线VCE接近于零时的切线均交于横坐标的（-VA）。显然，VA越大，则增量输出电阻r0越大，IC-VCE曲线越平坦，晶体管的输出特性就越接近于理想情况。 由上式可知，增大VA的措施是增大基区宽度WB，减少势垒区宽度xdB，即增大基区掺杂浓度。根据资料了解到，实际的双极结性晶体管的晶体管的输出特性曲线（IC-VCE曲线）上的集电极电流略有增加，对应于IB为不同常数时的各条IC-VCE曲线V

8、CE接近于零时的切线均交于横坐标的，并估计验证这个厄利电压。首先，在为了验证双极结性晶体管的导通性，即VBE大于某个数值时，三级管才导通，然后在三极管导通的情况下，基极电流不变，从零开始增加集电极电压，集电极电流增加，到放大区后约为不变，但集电极电流略有增加，改变基极电流，放大区集电极电流不随基极电流的不同而不发生厄利效应，最后观察到对应于IB为不同常数时的各条IC-VCE曲线VCE接近于零时的切线均交于横坐标的一点，即为厄利电压。3.仿真过程先仿真出一个双极结性晶体管（NPN），具体方法如下，先定义一个网格x轴长度为2，初始位置在0，末尾位置在2，y轴长度为1，初始位置在0，末尾位置在1，定

9、义整个区域为硅衬底区域代号num=1，定义三个电极，发射极区域代号1，位于整个硅衬底的ymax=0，x=0到x=0.8的0.8个长度，基极区域代号2，位于整个硅衬底的ymax=0，x=1.5到x=2的0.5个长度，集电极区域代号3，位于整个硅衬底的底部，然后对双极结性晶体管掺杂，发射极掺杂浓度为5x1019，基区浓度5x1019，集电区掺杂浓度为1x1018，且为线性缓变结，这样就完成了这个双极结性晶体管的器件仿真。求解需要的未知量，首先设置接触类型，设置emitter（发射极）的接触类型为n型多晶硅（n.poly）, surf.rec是类型参数，表示定义在相应的接触处使用有限表面回复速度。将

10、collector(集电极)处的电压增至2V，将base的电压生至0.7伏特，将边界条件转换至电流边界条件，提升基级电流，保存结构文件，分别载入每一个保存过的结构文件，以此为初值，并在此初值基础上提升collector的电压，并将数据结果分别保存在不同log文件中。将输出结果用tonyplot重叠绘制并进行对比。仿真程序如下：#Go atlas #mesh x.m l=0 spacing=0.15 x.m l=0.8 spacing=0.15x.m l=1.5 spacing=0.12x.m l=2.0 spacing=0.15#y.m l=0.0 spacing=0.006 y.m l=0.

11、06 spacing=0.005y.m l=0.30 spacing=0.02y.m l=1.0 spacing=0.12#region num=1 silicon electrode num=1 name=emitter left length=0.8 electrode num=2 name=base right length=0.5 y.max=0electrode num=3 name=collector bottom#doping reg=1 uniform n.type conc=5e15doping reg=1 gauss n.type conc=1e18 peak=1.0 ch

12、ar=0.2doping reg=1 gauss p.type conc=1e18 peak=0.05 junct=0.15 doping reg=1 gauss n.type conc=5e19 peak=0.0 junct=0.05 x.right=0.8doping reg=1 gauss p.type conc=5e19 peak=0.0 char=0.08 x.left=1.5#contact name=emitter n.poly surf.rec#solve init#save outf=abc_0.str#tonyplot abc_0.str -set abc_0.set#me

13、thod newton autonr trap#solve vcollector=0.025solve vcollector=0.1solve vcollector=0.25 vstep=0.25 vfinal=2 name=collector#solve vbase=0.1 vstep=0.1 vfinal=0.7 name=base# contact name=base current# solve ibase=1.e-6save outf=abc_1.str mastersolve ibase=2.e-6save outf=abc_2.str mastersolve ibase=3.e-

14、6save outf=abc_3.str mastersolve ibase=4.e-6save outf=abc_4.str mastersolve ibase=5.e-6save outf=abc_5.str masterload inf=abc_1.str master#log outf=abc_1.log solve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_2.str masterlog outf=abc_2.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0

15、 name=collectorload inf=abc_3.str masterlog outf=abc_3.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_4.str masterlog outf=abc_4.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0 name=collectorload inf=abc_5.str masterlog outf=abc_5.logsolve vcollector=0.0 vstep=0.25 vfinal=5.0

16、 name=collector# tonyplot -overlay abc_1.log abc_2.log abc_3.log abc_4.log abc_5.log -set abc_1_log.set#quit4.结果和讨论在TCAD中运行上述程序，得到tonyplot图，观察并查看结果。双极结性晶体管仿真掺杂之后，得到的.str文件如下：从图中可以看出双极结性晶体管在各个位置的浓度。基区宽度WB的长度为发射极与基极相邻势垒区的边界到集电极到基极相邻势垒区的边界的长度。在相同条件下，若增大基区的掺杂浓度，则基区宽度就会增加，根据公式 VA=2WBVbi/xdB可知，在其他条件不变的情况下，基区宽度WB增加势必使厄利电压VA增大，从而使晶体管的输出特性曲线越接近于理想情况。并且基区宽度WB增加，必然使势垒区宽度xdB的减小，同让使厄利电压VA增大，故让晶体管的输出特性曲线越接近于理想情况，不改变器件大小的情况下，只要增大基区掺杂浓度增加即可。得到的IC-VCE关系图从图中可以看出在双极结性晶体管导通的状态下，不同基极电流的情况下，在放大区中，随着集电极电压的增大，集电极电流并不是如理想状态下一直不变，而是略有上升。根据厄利电压定义可知，对应