原实验10 数字锁相法位同步提取(供电路设计参考)

1、实验10 数字锁相法位同步提取数字码元的位同步提取，在数字通信系统中占有非常重要的位置。在“数字基带传输”实验中，我们省略了这一部分，接收端的位同步时钟是从发送端时钟直接引接的。而实际系统的接收端同步时钟应独立产生，并从接收到的信号码流中提取参考信号，对本地时钟进行修正。本实验以m序列发生器输出，作为接收到的信号码流的模拟，力图通过实验过程，使大家：1了解和掌握一种比较常用的“位同步提取”技术，即“数字锁相法”的一般原理；2同时对实验电路的组成及工作原理有感性的认识；1·m序列发生器电路 1套2·直流稳压电源1台 1台 3·TDS210数字示波器原理框图如图1。其

2、中防误锁电路的使用或退出，由BS_2上的跳线JP1控制。 请仔细阅读“通信原理”教材相关内容，掌握锁相法位同步提取电路的工作原理。具体电路详细原理图参见所附电路图：BS_1和BS_2。电路板的布局图如图2(BS_1)和图3(BS_2)。图2(BS_1)中：P1和P3是短接的，为输入信号码流；P2与BS_2的P1连接；JP1上2-3短接；10-1可以在TP2相应脚上观测信号。图3(BS_2)中：TP1对应图1中或门输出信号的观测点； TP2是同相时钟信号CP的观测点；TP3和TP4两个比相器的比相结果输出，这两个输出还需分别经过控制信号产生电路，变成TP5或TP6处的信号；TP5是添门控制信号的

3、观测点；TP6是扣门控制信号的观测点；10-2图1图2图310-3准备：1参考实验五中使用的电路，产生16Kbit/s，级数为3的m序列。2BS_1板上JP1(2-3)短接，JP2、JP3闭合；BS_2板上JP1(2-3)短接；3将m序列引入到BS_1板的P1；观察BS_1的JP2和JP3设置对电路工作的影响：4双踪示波器的通道1，观察BS_1板的TP1，记录波形，同时设置该通道为示波器触发源；5双踪示波器的通道2，分别观察并记录BS_1板TP2的CPr、BS_2板的TP3、TP4、TP2的波形，波形有随机变化的可以使用示波器STOP功能，注意波形绘制时保持与通道1波形的相位关系；6BS_1板

4、JP2、JP3设置分别改为(闭合、断开)、(断开、闭合)、(断开、断开)，重复步骤4、5；(提示：最后一种情况下，将出现失锁)7恢复BS_1板JP2、JP3闭合；观察添脉冲过程：8双踪示波器的通道1，观察BS_2板的TP3，同时设置该通道为示波器触发源；9双踪示波器的通道2，观察BS_2板的TP5、TP1，使用STOP功能，绘制波形，同样要注意相位关系；观察扣脉冲过程：10 双踪示波器的通道1，观察BS_2板的TP4，同时设置该通道为示波器触发源；11 双踪示波器的通道2，观察BS_2板的TP6、TP1，使用STOP功能，绘制波形，同样要注意相位关系；测量相位抖动12 双踪示波器的通道1，观察BS_1板的TP1，同时设置该通道为示波器触发源；13 双踪示波器的通道2，观察BS_2板的TP2；14 可以观察到相对于输入码流信号的跳变沿，锁相提取得到的位同步时钟的跳变沿有前后不断抖动的现象，粗略估计该抖动的绝对时间读数(多少us?)。五&