第11章 组合逻辑电路

1、第第11 11章组合逻辑电路章组合逻辑电路 主页面主页面！二进制、十进制、十六进制转换二进制、十进制、十六进制转换及及8421BCD编码编码 基本逻辑运算基本逻辑运算集成逻辑门电路及应用集成逻辑门电路及应用组合逻辑电路分析、设计组合逻辑电路分析、设计编码器、译码器功能及应用编码器、译码器功能及应用11.111.1数制与编码数制与编码数字信号数字信号时间上和数值上均是离散的信号。时间上和数值上均是离散的信号。负逻辑负逻辑：低电平为逻辑：低电平为逻辑1 1，高电平为逻辑，高电平为逻辑0 0。 模拟信号模拟信号时间连续、数值也连续的信号。时间连续、数值也连续的信号。正逻辑正逻辑：高电平为逻辑：高电平

2、为逻辑1 1，低电平为逻辑，低电平为逻辑0 0。十进制十进制：十进制数的每一位是由：十进制数的每一位是由0 09 9十个数码中十个数码中的一个表示。计数规律是的一个表示。计数规律是“逢十进一逢十进一”。1.几种常用的计数体制几种常用的计数体制iiiDN10DDi第第i位上的位上的数码，即数码，即09中的任一个数中的任一个数10进位进位基数基数10i第第i位位的权的权二进制二进制：二进制数的每一位数码只有：二进制数的每一位数码只有0 0或者或者1 1两种，两种，计数规则是计数规则是“逢二进一逢二进一”。iiiKN2BKi第第i位上的位上的数码，即数码，即0、1中的任一个数中的任一个数2进位进位基

3、数基数2i第第i位位的权的权 八进制八进制：每一位数码由：每一位数码由0 07 7中的任一个数表示，按中的任一个数表示，按“逢八进一逢八进一”的规则计数，即基数是的规则计数，即基数是8 8，第，第i i位的权位的权是是8 8i i。iiiKN8O 十六进制十六进制：每一位数码由：每一位数码由0 09 9和和A A、B B、C C、D D、E E、F F中的任一个数码表示。中的任一个数码表示。“按逢十六进一按逢十六进一”的规则计的规则计数，其基数是数，其基数是1616，第，第i i位的权是位的权是1616i i，任一个十六进，任一个十六进制数可表示为制数可表示为 iiiKN16H（5A6.17）

4、H=516210161616011617162（27.31）O=281780381182 （110110.01）B=12512402312212102002-112-2 （268.5）D=210261018 1005101（1 1）二进制转换为十进制）二进制转换为十进制 将二进制数按权展开，将各乘积项的积算出来，将二进制数按权展开，将各乘积项的积算出来，再将各项积相加，就得到等值的十进制数。再将各项积相加，就得到等值的十进制数。 2.2.不同数制之间的相互转换不同数制之间的相互转换(10011.101)B124023022121120121022123（19.625）D（2 2）十进制转换为二

5、进制）十进制转换为二进制 十进制整数转换为二进制整数用十进制整数转换为二进制整数用“除除2 2取余取余”法。法。将十进制数逐次除以将十进制数逐次除以2 2，并依次记录余数，直到除到，并依次记录余数，直到除到商为零为止，然后将余数从下往上排列，即得从高商为零为止，然后将余数从下往上排列，即得从高位到低位的二进制数。位到低位的二进制数。 例例 将十进制数整数将十进制数整数23231010转换成二进制数。转换成二进制数。 231152122222余0余1余1余1余10bbbbb01234读取次序（23）D =（10111）B 十进制小数转换为二进制小数的方法是十进制小数转换为二进制小数的方法是乘乘2

6、 2取整取整法。法。用该小数乘用该小数乘2 2，第一次乘得结果的整数部分为最高位，第一次乘得结果的整数部分为最高位，其小数部分再乘其小数部分再乘2 2，所得结果的整数部分为次高位，依，所得结果的整数部分为次高位，依次类推，直至小数部分为次类推，直至小数部分为0 0或达到要求精度。或达到要求精度。 例例 将（将（0.562）D转换成误差转换成误差不大于不大于26的二进制数。的二进制数。 0.56221.124 1 b-1 0.12420.248 0 b-2 0.24820.496 0 b-3 0.49620.992 0 b-4 0.99221.984 1 b-5(0.562)D(0.100011

7、)B （3）二进制转换成十六进制）二进制转换成十六进制 用用“4 4位分组位分组”法将二进制数化为十六进制数。法将二进制数化为十六进制数。 从二进制的小数点开始，分别向左、右按从二进制的小数点开始，分别向左、右按4 4位分位分组，最后不满组，最后不满4 4位的，用位的，用0 0补。将每组用对应的十六补。将每组用对应的十六进制数代替，就是等值的十六进制数。进制数代替，就是等值的十六进制数。（1001101.100111)B（0100 1101.1001 1100)B（4D.9C)H 若将二进制数转换为八进制数若将二进制数转换为八进制数 ，可将二进制数，可将二进制数分为分为3 3位一组位一组，再将

8、每组的，再将每组的3 3位二进制数转换成一位位二进制数转换成一位8 8进制即可。进制即可。 将每一位变成将每一位变成4 4位二进制数，按位的高低依次排列即可。位二进制数，按位的高低依次排列即可。 （5 5）十六进制转换成十进制）十六进制转换成十进制由由“按权相加按权相加”法将十六进制数转换为十进制数。法将十六进制数转换为十进制数。 （4 4）十六进制转换成二进制）十六进制转换成二进制 (6E.3A5)H(110 11100011 1010 0101)B (7A.58)H716110160516-1816-2 112100.31250.03125(122.34375)D 把若干个把若干个0 0和

9、和1 1按一定规律编排在一起，组成不同的按一定规律编排在一起，组成不同的代码，并赋与每一个代码固定的含义，这叫做代码，并赋与每一个代码固定的含义，这叫做编码编码。 编制代码所遵循的规则叫编制代码所遵循的规则叫码制码制。 BCD BCD码码：用二进制代码来表示十进制的：用二进制代码来表示十进制的0 09 9十个数。十个数。 常见的有常见的有84218421码、码、54215421码、码、24212421码、余码、余3 3码、码、格雷码等。格雷码等。 十进制数十进制数8421码码2421码码5421码码余三码余三码01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1

10、0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 0 01 0 0 11 0 1 01 0 1 11 1 0 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0位权位权8 4 2 1b3b2b1b02 4 2 1b3b2b1b054 2 1b3b2b1b0无权无权

11、返回返回11.2 11.2 基本逻辑运算基本逻辑运算逻辑关系：逻辑关系：是指某事物的条件（或原因）与结果之间是指某事物的条件（或原因）与结果之间的关系。的关系。 1.1.与与运算运算 只有当决定一件事情的条件全部具备之后，这件只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。事情才会发生。我们把这种因果关系称为与逻辑。 VALBA B不闭合不闭合不闭合不闭合不亮不亮灯灯闭合闭合不亮不亮不闭合不闭合闭合闭合亮亮闭合闭合闭合闭合不亮不亮不闭合不闭合A BL000000011111电路电路如果用二值逻辑如果用二值逻辑0和和1来表来表示，并设示，并设1表示开关闭合或

12、表示开关闭合或灯亮；灯亮；0表示开关不闭合或表示开关不闭合或灯不亮，得到的表格，称灯不亮，得到的表格，称为逻辑为逻辑。 与运算规则为：输入有与运算规则为：输入有0 0，输出为，输出为0 0； 输入全输入全1 1，输出为，输出为1 1。 BALABL符号符号逻辑函数表达式逻辑函数表达式 在数字电路中能实现与运算的电路称为与门电路。在数字电路中能实现与运算的电路称为与门电路。 当决定一件事情的几个条件中，只要有一个或当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。种因果关系称为或逻辑。 2.或运算

13、或运算VABL不闭合不闭合 不闭合不闭合不亮不亮灯灯闭合闭合亮亮不闭合不闭合闭合闭合亮亮闭合闭合闭合闭合亮亮不闭合不闭合A AB B电路电路ABL11A B000001111111LBAL符号符号逻辑函数表达式逻辑函数表达式 在数字电路中能实现或运算的电路称为或门电路。在数字电路中能实现或运算的电路称为或门电路。或运算规则为：输入有或运算规则为：输入有1 1，输出为，输出为1 1； 输入全输入全0 0，输出为，输出为0 0。 某事情发生与否，仅取决于一个条件，而且是某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不对该条件的否定。即条件具备时事情不发生；条件

14、不具备时事情才发生。具备时事情才发生。 3.非运算非运算AL VAL闭合闭合不亮不亮灯灯亮亮不闭合不闭合A A1 10 0灯灯1 10 0A A逻辑函数表达式逻辑函数表达式 符号符号AL1在数字电路中能实现非运算的电路称为非门电路。在数字电路中能实现非运算的电路称为非门电路。1.与非与非2.或非或非L=A+B10000A B0010111BAL=A+B11AL=AB&B11A B1111L=AB0010003.3.异或异或 异或是一种二变量逻辑运算，当两个变量取值异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为相同时，逻辑函数值为0 0；当两个变量取值不同时，；当两个变量取

15、值不同时，逻辑函数值为逻辑函数值为1 1。 0A B00111101010BAAB=1=1BAL返回返回11.3 11.3 集成逻辑门电路集成逻辑门电路 1.TTL与非门的基本结构与非门的基本结构 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE2输入级输入级中间级中间级输出级输出级（1 1）输入全为高电平输入全为高电平3.6V3.6V时时。VTVT2 2 、VTVT3 3导通，导通，V VB1B1=0.7=0.73=2.1V3=2.1V，从而使，从而使VTVT1 1的发射结因反偏而截止。的发射结因反偏而截止。此时此时VTVT1 1的发射结

16、反偏，而集电结正偏，称为倒置工的发射结反偏，而集电结正偏，称为倒置工作状态。由于作状态。由于VTVT3 3饱和导通，输出电压为：饱和导通，输出电压为：V VO O= =V VCES3CES30.3V0.3V，这时，这时V VE2E2=V=VB3B3=0.7V=0.7V，而，而V VCE2CE2=0.3V=0.3V，故，故有有V VC2C2= =V VE2E2+ + V VCE2CE2=1V=1V。1V1V的电压作用于的电压作用于VTVT4 4的基极，使的基极，使VTVT4 4和二极管和二极管D D都截止。都截止。 （2 2）输入有低电平输入有低电平0.3V0.3V时时。VTVT1 1的基极电位

17、被钳位的基极电位被钳位到到V VB1B1=1V=1V。VTVT2 2、VTVT3 3都截止。由于都截止。由于VTVT2 2截止，流过截止，流过R RC2C2的电流仅为的电流仅为VTVT4 4的基极电流，这个电流较小，在的基极电流，这个电流较小，在R RC2C2上上产生的压降也较小，可以忽略，所以产生的压降也较小，可以忽略，所以V VB4B4U UCCCC=5V =5V ，使使VTVT4 4和和D D导通，则有：导通，则有：V VO OU UC CC C- -V VBE4BE4- -V VD D=5-0.7-=5-0.7-0.7=3.6V0.7=3.6V2.主要参数主要参数 保证输出电压为额定高

18、电平（保证输出电压为额定高电平（2.7V2.7V）时，允许输入）时，允许输入低电平的最大值，称为关门电压低电平的最大值，称为关门电压U UOFFOFF，一般，一般U UOFFOFF0.8V0.8V。 保证输出电平达到额定低电平（保证输出电平达到额定低电平（0.3V0.3V）时，允许输入）时，允许输入最高电平的最小值，称为开门电平最高电平的最小值，称为开门电平U UONON，一般，一般U UOLOL1.8V1.8V。 一般产品规定一般产品规定U UOHOH2.4V2.4V，U UOLOL0.4V0.4V。 噪声容限是描述逻辑门电路抗干扰能力的参数。噪声容限是描述逻辑门电路抗干扰能力的参数。数字系

19、统中，前级门的输出是后级门的输入，后级数字系统中，前级门的输出是后级门的输入，后级门的输入高电平有一个下限值门的输入高电平有一个下限值, ,输入低电平有一个输入低电平有一个上限，只要前级门的输出能满足后级门的输入要求，上限，只要前级门的输出能满足后级门的输入要求，就不会造成逻辑混乱。就不会造成逻辑混乱。是指在保证输出为高电平的前提下，是指在保证输出为高电平的前提下，允许叠加在输入低电平允许叠加在输入低电平U UILIL上的最大正向干扰电压。上的最大正向干扰电压。用用U UNLNL表示：表示：U UNLNLU UOFFOFFU UILIL是指在保证输出为低电平的前提下，是指在保证输出为低电平的前

20、提下，允许叠加在输入低电平允许叠加在输入低电平U UIHIH上的最大正向干扰电压。上的最大正向干扰电压。用用U UNHNH表示：表示：U UNHNHU UIHIHU UONON。 当输入电压为零时，流经这个输入端的电流称当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值为为输入短路电流。输入短路电流的典型值为1.5m 1.5m A A。 以同一型号的与非门作为负载时，一个与门能以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常驱动同类与非门的最大数目，通常N8N8。 在工程实践中，常常需要将输出端并联使用实在工程实践中，常常需要将输出端并联使用实现

21、与逻辑功能，称为线与。现与逻辑功能，称为线与。 前面介绍的前面介绍的TTLTTL与非门的输出端是不能直接并联与非门的输出端是不能直接并联使用的。因为当一些门输出高电平时，则输出电流使用的。因为当一些门输出高电平时，则输出电流是流出门电路的，而若有一个门输出低电平，其是流出门电路的，而若有一个门输出低电平，其VTVT4 4饱和，必然会造成有一个很大的电流从输出高电平饱和，必然会造成有一个很大的电流从输出高电平门电路流向输出低电平门的门电路流向输出低电平门的VTVT4 4，当超过其集电极最，当超过其集电极最大电流时大电流时, ,造成造成VTVT4 4损坏。损坏。 3.TTL3.TTL门电路的其他类

22、型门电路的其他类型集电极开路门的电路及其逻辑符号集电极开路门的电路及其逻辑符号 ABLUCC（5V）RB1RC2VT1VT2VT34k1.6k1kLA&BCDABCDABLLL21CDLABUCCRPOC门主要有以下几方面的应用门主要有以下几方面的应用 UoAB10VAB5V 三态门除具有输出高、低电平两种状态外，还三态门除具有输出高、低电平两种状态外，还能输出高阻状态。能输出高阻状态。 LA&BENLA&BEN高电平有效高电平有效的三态门的三态门 低电平有效低电平有效的三态门的三态门 三态门的应用三态门的应用 A&BENEN1G1A&BENEN2G2A

23、&BENEN3G3总线总线单向总线单向总线 双向总线双向总线 DI1ENEN1EN总线总线DO1.CMOS逻辑门电路的系列逻辑门电路的系列工作频率得到了进一步的提高，同时保持了工作频率得到了进一步的提高，同时保持了CMOSCMOS超低功耗的特点。超低功耗的特点。基本的基本的CMOS4000CMOS4000系列系列高速的高速的CMOSHCCMOSHC（HCTHCT）系列）系列先进的先进的CMOSACCMOSAC（ACTACT）系列）系列具有功耗低、噪声容限大、扇出系数大等优点，已具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延得到普遍使用。缺点是工

24、作速度较低，平均传输延迟时间为几十迟时间为几十nsns，最高工作频率小于，最高工作频率小于5MHz5MHz。提高了工作速度，平均传输延迟时间小于提高了工作速度，平均传输延迟时间小于10ns10ns，最，最高工作频率可达高工作频率可达50MHz50MHz。HCHC系列的电源电压范围为系列的电源电压范围为2 26V6V。HCTHCT系列的主要特点是与系列的主要特点是与TTLTTL器件电压兼容，器件电压兼容，它的电源电压范围为它的电源电压范围为4.54.55.5V5.5V。2.CMOS逻辑门电路的主要参数逻辑门电路的主要参数 CMOS CMOS门电路门电路U UOHOH的理论值为电源电压的理论值为电

25、源电压U UDDDD，U UOHOH（minmin）=0.9=0.9U UDDDD；U UOLOL的理论值为的理论值为0V0V，U UOLOL（maxmax）=0.01=0.01U UDDDD。所以。所以CMOSCMOS门电路的逻辑摆幅（即高低电平之差）较大，门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压接近电源电压U UDDDD值。值。 CMOS CMOS非门的关门电平非门的关门电平U UOFFOFF为为0.450.45U UDDDD，开门电平，开门电平U UONON为为0.550.55U UDDDD。因此，其高、低电平噪声容限均达。因此，其高、低电平噪声容限均达0.450.45U U

26、DDDD。其他。其他CMOSCMOS门电路的噪声容限一般也大于门电路的噪声容限一般也大于0.30.3U UDDDD，电源电压，电源电压U UDDDD越大，其抗干扰能力越强。越大，其抗干扰能力越强。 其扇出系数很大，一般额定扇出系数可达其扇出系数很大，一般额定扇出系数可达5050。但。但必须指出的是，扇出系数是指驱动必须指出的是，扇出系数是指驱动CMOSCMOS电路的个数，电路的个数，若就灌电流负载能力和拉电流负载能力而言，若就灌电流负载能力和拉电流负载能力而言，CMOSCMOS电电路远远低于路远远低于TTLTTL电路电路返回返回11.411.4组合逻辑电路组合逻辑电路1.逻辑代数的基本公式逻辑

27、代数的基本公式AA100 AAA 011A0AA1 AAAAA AAA01律律互补律互补律重叠律重叠律BAAB ABBACABBCA)()(CBACBA)()(ACABCBA)()(A(CBABCABAABBABA交换律交换律结合律结合律分配律分配律反演律反演律ABAA)(ABBAA)(AABABABAACAABBCCAABAA 吸收律吸收律对合律对合律BABAABAA BABAABABBABAABBABBA)(BAAABBBA)()(证明证明BABAABABBABAABBABBA)(BABAABABBABAABBABBA)(2.逻辑代数的基本规则逻辑代数的基本规则 对于任何一个逻辑等式，以某

28、个逻辑变量或逻辑对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依函数同时取代等式两端任何一个逻辑变量后，等式依然成立。利用代入规则可以扩展公式的范围。然成立。利用代入规则可以扩展公式的范围。 CBABCAABC 对于一个逻辑函数对于一个逻辑函数L L，若将其所有，若将其所有0 0变成变成1 1，1 1变变成成0 0，与变成或，或变成与，原变量变成反变量，反，与变成或，或变成与，原变量变成反变量，反变量变成原变量，得到变量变成原变量，得到L L。这个规则叫反演规则。利。这个规则叫反演规则。利用反演规则可求出一个函数的反函数。用反演规则可求出一个函数的反函数

29、。 把函数中的与变成或，或变成与，把函数中的与变成或，或变成与，0 0变成变成1 1，1 1变变成成0 0，经过这些变化得到的函数叫原函数的对偶函数，经过这些变化得到的函数叫原函数的对偶函数，所谓对偶规则，是指两个逻辑式相等，则其对偶式也所谓对偶规则，是指两个逻辑式相等，则其对偶式也相等。相等。 （1 1）应保证函数的运算顺序不变。）应保证函数的运算顺序不变。运用反演规则求非函数时要注意运用反演规则求非函数时要注意（2 2）几个变量上的公共非号应保留不变。）几个变量上的公共非号应保留不变。 DBCAL)()(DBCALDCBALDCBAL求函数的反函数。求函数的反函数。就是应用逻辑代数的公式和

30、规则进行函数化简。就是应用逻辑代数的公式和规则进行函数化简。 CBAACABF)()(CBACBAACACBAABDFCABCAABD)(CAABDEBABAFEBBAEBABACBCBBAFBADCBECBEDCBEAABCF组合逻辑组合逻辑电路电路逻辑表达式逻辑表达式最简表达式最简表达式真值表真值表逻辑功能逻辑功能分析该电路的逻辑功能。分析该电路的逻辑功能。ABCP CPBPAPLABCCABCBABCA &11ABCLPA B CA B C L L0 0 0 00 0 0 00 0 1 10 0 1 10 1 0 10 1 0 10 1 1 1 0 1 1 1 1 0 0 1 1

31、 0 0 1 1 0 1 1 1 0 1 1 1 1 0 11 1 0 11 1 11 1 1 0 0 由真值表可知，当由真值表可知，当A A、B B、C C三个变量不一致时，电三个变量不一致时，电路输出为路输出为“1”1”，所以这，所以这个电路称为个电路称为“不一致电不一致电路路”。CBAABCCBAABCCBAABCL)(写出图示逻辑图的逻辑表达式，分析逻辑功能。写出图示逻辑图的逻辑表达式，分析逻辑功能。 &11ABCL 组合逻辑电路的设计是根据给出的要求，设计出组合逻辑电路的设计是根据给出的要求，设计出实现该要求的逻辑电路。实现该要求的逻辑电路。根据逻辑功能根据逻辑功能要求列真值

32、表要求列真值表由真值表写由真值表写逻辑表达式逻辑表达式最简表达式最简表达式画出逻辑图画出逻辑图设计设计全加器电路全加器电路。所谓全加是指两个所谓全加是指两个1 1位数相加时位数相加时, ,还要考虑从低位来还要考虑从低位来的进位，产生求和结果向高位进位。能实现全加的的进位，产生求和结果向高位进位。能实现全加的电路叫全加器。电路叫全加器。返回返回11.5 11.5 编码器编码器1键控键控8421BCD码编码编码器码器输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1

33、 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 19898SSSSA76547654SSSSSSSSB76327632S

34、SSSSSSSC9753197531SSSSSSSSSSD2.二进制编码器二进制编码器 用用n n位二进制代码对位二进制代码对2n2n个信号进行编码的电路称个信号进行编码的电路称为为。 3 3位二进制编码器有位二进制编码器有8 8个输入端个输入端3 3个输出端，所以个输出端，所以常称为常称为， 76542IIIIA 76321IIIIA 75310IIIIA 输输 入入输输 出出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00

35、0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2&A0A111111111I7I6I5I4I3I2I0I13.优先编码器优先编码器输输 入入 输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00

36、0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1使能输入使能输入端，低电端，低电平有效平有效优先顺序优先顺序为为I7I0编码器的工作编码器的工作标志，低电平标志，低电平有效有效使使能能输输出出端，端，高高电电平平有有效效1.编码器的扩展编码器的扩展GSEOEI74148(2)74148(2)GSEOEI74148(1)74148(1)GSEOEI&A2A0A1Y3A2A0A1I7I6I5I4I3I2I0I1I7I6I5I4I3I2I0I1X15X14X13X12X11X10X8X9X7X6X5X

37、4X3X2X0X1Y2Y1Y0实现的实现的16线线4线优先编码器线优先编码器2.组成组成8421BCD编码器编码器11&G1G2G3G4GSEOEI74148(2)74148(2)Y3A2A0A1I7I6I5I4I3I2I0I1Y2Y1Y0I7I6I5I4I3I2I0I1I9I8返回返回11.6 11.6 译码器和数字显示译码器和数字显示 译码器译码器：将输入代码转换成特定的输出信号。：将输入代码转换成特定的输出信号。 假设译码器有假设译码器有n n个输入信号和个输入信号和N N个输出信号，个输出信号，如果如果N=2n N=2n ，就称为，就称为全译码器全译码器，常见的全译码器，常见的

38、全译码器有有2 2线线44线译码器、线译码器、3 3线线88线译码器、线译码器、4 4线线1616线译码器等。线译码器等。 如果如果N N2n 2n ，称为，称为部分译码器部分译码器。如二一十进。如二一十进制译码器（也称作制译码器（也称作4 4线线1010线译码器）等。线译码器）等。 输输 入入 输输 出出EI A B Y0 Y1 Y2 Y31 1 1 1 10 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1 1 0 10 1 1 1 1 1 0BAEIY 0BAEIY 1BAEIY 2ABEIY 32线线4线译码器线译码器111ABEI&Y3Y2Y1Y0输输 入入输输

39、 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0G1、G2A和和G2B为使能为使能输入端输入端 &A0G1&1111111G2AG2BA1A2Y3Y2Y1Y0Y7Y6Y5Y474138应用应用G1G2AG2B74138(2)74138(1)12AA01A3AEG1G2AG2BA0A1A2A0A1A2Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y11Y10Y9Y8Y15Y14Y13Y12 在数字系统中，常常需要将数字、字母、符号等在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情直观地显示出来，供人们读取或监视系