数字逻辑(12级网络工程专业)14-15-1期末

1、数字逻辑（12级网络工程专业）14-15-1期末第2套总共220题共0分一、单选题 （共30题）491. 二进制小数-0.0110的补码表示为A.0.1010 B.1.1001 C.1.0110 D.1.1010 .标准答案：B2. 欲实现多个三变量的组合逻辑函数，可选用（ ）电路的芯片。A.编码器 B.译码器 C.数值比较器 D.加法器 .标准答案：B3. D触发器用做T触发器时，输入控制端D的正确接法是A.D=QB.C.D1D.D0.标准答案：B4. 在一位数加法器中有一种加法器是全加器，其输入变量的个数是（ ）。A.3 B.2 C.1 D.4 .标准答案：A5. 一种称为边沿数据锁定触发

2、器，它是一种性能改进了的A.基本触发器 B.钟控触发器 C.主从触发器 D.边沿触发器 .标准答案：C6. 已知逻辑函数与其相等的函数为（ ）。A.B.C.D.标准答案：D7. 74LS147是二-十进制优先级编码器，编码输出低电平有效，若输入为=011111111时，输出 应为（ ）。A.1111 B.0000 C.1110 D.0110 .标准答案：C8. 双极型555电路内含个比较器，个RS触发器，1个驱动器和1个放电晶体管。A.1, 1 B.1, 2 C.2, 1 D.2, 2 .标准答案：C9. 一个十进制计数器至少需要_个触发器。A.3 B.4 C.5 D.10 .标准答案：B10

3、. 40具有“置0”“置1“保持”和“计数翻转”功能的触发器叫A.JK触发器 B.D触发器 C.T触发器 D.T触发器 .标准答案：A11. 与相等的式子是A.B.C.D.标准答案：12. 在下列一组数中，最大数是_。A.(258)DB.(100000001 )2 C.(103)HD.(001001010111 )8421BCD.标准答案：C13. OC门电路的组成见下图所示，其输出函数F的状态为A.B.C.D.标准答：B14. 在下列各种电路中，属于组合逻辑电路的有（ ）。A.编码器 B.触发器 C.寄存器 D.计数器 .标准答案：A15. 29钟控RS触发器的约束条件是_。A.S=0，R=

4、1 B.S=1，R=0 C.S=1，R=1 D.S=0，R=0 .标准答案：C16. 37由与非门组成的基本RS触发器，不允许输入和的变量取值组合为A.0 0 B.0 1 C.1 0 D.1 1 .标准答案：A17. 在下列触发器中，存在一次翻转特性的触发器是A.基本RS触发器 B.D锁存器 C.主从JK触发器 D.边沿JK触发器 .标准答案：C18. 移位寄存器工作于并入并出方式，则信息的存取与时钟脉冲CP 关。A.有 B.无 C.时有时无 D.不确定 .标准答案：A19. 45TTL型触发器的直接置0端Rd、置1端Sd正确用法是A.都接高电平“1”B.都接低电平“0”C.逻辑符号有小圆圈时

5、，不用时接高电平“1”，没有小圆圈时，不用时接低电平“0”D.没有记忆功能.标准答案：C20. 47为防止空翻，应采用结构的触发器。A.CMOS B.TTL C.主从或维持阻塞 D.没有记忆功能 E.边沿JK或边沿D触发器 F.同步RS触发器 G.主从JK触发器 H.没有记忆功能 .标准答案：C21. 下列电路中，属于时序逻辑电路的是 。A.编码器 B.半加器 C.寄存器 D.译码器 .标准答案：C22. 已知某电路的真值表如下，该电路的逻辑表达式为（ ）。A.Y=CB.C.D.标准答案：C23. 用或非门组成的基本RS触发器的所谓“状态不定”是发生在R、S上同时加入信号A.R=0，S=0 B

6、.R=0，S=1 C.R=1，S=0 D.R=1，S=1 .标准答案：D24. 下列等式中正确的是（ ）。A.A+BC=（A+B）（A+C）B.A+=0C.A+BD.A + AB = A + B.标准答案：A25. 指出下列电路中能够把串行数据变成并行数据的电路应该是A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器 .标准答案：C26. 根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分_计数器。A.加法、减法及加减可逆； B.同步和异步； C.二、十和N进制； D.摩尔型和米里型 。 .标准答案：B27. 逻辑表达式A+BC=（ ）。A.A+B B.A+C

7、 C.（A+B）（A+C） D.B+C .标准答案：C28. 在下列一组数中，最大数是_。A.(258)DB.(100000001 )2 C.(103)HD.(001001010111 )8421BCD.标准答案：C29. 组合逻辑电路通常由组合而成。A.门电路 B.触发器 C.计数器 D.寄存器 .标准答案：A30. 由与非门构成的基本RS触发器，当RD=1，SD=1时，其逻辑功能为A.置1 B.置0 C.保持 D.不定 E.Q=1 F.Q=0 G.Q不变 H.Q不定 I.主从RS触发器 J.JK触发器 K.同步RS触发器 L.D触发器 .标准答案：C二、判断题 （共30题）1. 基本RS触

8、发器没有时钟。（ ） ( ).标准答案：正确2. 共阴极LED数码管要用“0”电平驱动；共阳极LED数码管要用“1”电平驱动。（ ） ( ).标准答案：错误3. 对于TTL门电路，输入端悬空相当于高电平输入。 ( ).标准答案：正确4. 8计数器的模是指构成计数器的触发器的个数。（ ） ( ).标准答案：错误5. 78TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 ( ).标准答案：正确6. 构成一个5进制计数器需要5个触发器。（ ） ( ).标准答案：错误7. 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ） ( ).标准答案：正确8. 最小项，顾名思义就是指的乘积项中

9、变量个数尽可能的少。（ ） ( ).标准答案：错误9. 对于异步“置0”端RD和异步“置1”端SD，其输出是0还是1与输入信号无关却必须在时钟到来时才能状态才能实现。 ( ).标准答案：错误10. 逻辑非运算只允许有一个逻辑自变量。（ ） ( ).标准答案：正确11. 4位二进制计数器有8个计数状态。（ ） ( ).标准答案：错误12. 76一般TTL门电路的输出端可以直接相连，实现线与。 ( ).标准答案：错误13. 4同步时序电路具有统一的时钟CP控制。（ ） ( ).标准答案：正确14. 74三态门的三种状态分别为：高电平、低电平、不高不低的电压。 ( ).标准答案：错误15. 触发器是

10、具有记忆功能的逻辑器件。（ ） ( ).标准答案：正确16. 待编码信号数为个，输出代码位数为位，它们的关系一定要满足。（ ） ( ).标准答案：错误17. 同步RS触发器不能用作计数器。（ ） ( ).标准答案：正确18. 施密特触发器的正向阈值电压一定大于负向阈值电压。（ ） ( ).标准答案：正确19. 二进制译码器和二-十进制译码器，对应于一个输入代码，只有唯一一个输出端输出有效电平。（ ） .标准答案：正确20. 八路数据分配器的地址输入（选择控制）端有8个。 （ ） ( ).标准答案：错误21. 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ ） (

11、 ).标准答案：错误22. 62同步时序电路和异步时序电路比较，其差异在于后者没有稳定状态。（ ） ( ).标准答案：错误23. 对于TTL门电路的输入端经过电阻接电源与接逻辑高电平等效。 ( ).标准答案：正确24. n变量的全部最大项的逻辑乘恒为0。（ ） ( ).标准答案：正确25. 寄存器存储输入二进制数码或信息时，是按寄存指令要求进行的。（ ） ( ).标准答案：正确26. 同一类型的触发器因为触发方式的不同而使其逻辑功能不相同。（ ） ( ).标准答案：错误27. 共阴极LED数码管要用“0”电平驱动；共阳极LED数码管要用“1”电平驱动。（ ） ( ).标准答案：错误28. 计数

12、器和寄存器是简单而又常用的组合逻辑器件。（ ） ( ).标准答案：错误29. TTL门电路的优点是抗干扰能力强。 ( ).标准答案：错误30. 8421BCD码、5421BCD码、2421BCD码都是有权的二-十进制编码。（ ） ( ).标准答案：正确三、填空题 （共30题）.标准答案：1. 27;2. 译码器的逻辑功能是把输入的二进制代码译成对应的_。.标准答案：1. 状态信息;3. （110011010）2 =(_)16 =(_)8.标准答案：1. 19A;2. 632;4. （10111.01）2 =(_)10 =(_)8 =(_)16.标准答案：1. 23.25 ;2. 27.2 ;3

13、. 17.4;5. 时序逻辑电路按照其触发器是否有统一的时钟控制分为_时序电路和_时序电路。.标准答案：1. 异步;2. 同步;6. 30为了将一个字节数据串行移位到移位寄存器中，必须要_个时钟脉冲。.标准答案：1. 8;7. (325.326)8=(_)16.标准答案：1. D5.6B;8. 若用8位字长来表示，（-62）D的原码是_.标准答案：1. 10111110;9. 共阴LED数码管应与输出_电平有效的译码器匹配，而共阳LED数码管应与输出_电平有效的译码器匹配。.标准答案：1. 高;2. 低;10. 时序逻辑电路在结构上存在输出到输入的_ ，因此，_状态会影响_状态。.标准答案：1

14、. 反馈回路;2. 原来的输出;3. 后来的输出;11. （0111100101010001）8421BCD=(_)10.标准答案：1. 7951;12. 常见的脉冲整形电路有_、_。.标准答案：1. 单稳态触发器;2. 施密特触发器;13. 35模13计数器的开始计数状态为0000，则它的最后计数状态是_。.标准答案：1. 1100;14. 4时序逻辑电路和组合逻辑电路最显著的区别是： _.标准答案：1. 时序逻辑电路有记忆信息的能力而组合逻辑电路没有记忆信息的能力;15. 计数器的主要用途是对脉冲进行_，也可以用作_和_等。.标准答案：1. 计数;2. 分频;3. 定时;16. 若用4位字

15、长来表示，（-5）D=(_)原= (_)补.标准答案：1. 1101 ;2. 1011;17. （1011000.001）2=(_)8=(_)16.标准答案：1. 130.1;2. 58.2;18. 利用TTL与非门实现输出线与应采用_门，实现总线传输应采用_门。.标准答案：1. OC ;2. 三态;19. (8E.D)H =(_)D.标准答案：1. 142.625;20. 单稳态触发器受到外触发时进入_态。.标准答案：1. 暂稳;21. （DB.8）16 (_)2(_)8(_)10.标准答案：1. 11011011.1000 ;2. 333.4 ;3. 219.5;22. 在下列JK触发器、

16、RS 触发器、D触发器 和T触发器四种触发器中，具有保持、置1、置0和翻转功能的触发器是_.标准答案：1. JK触发器;23. 数字电路按照是否有记忆功能通常可分为两类：_和时序逻辑电路。.标准答案：1. 组合逻辑电路;24. TTL与非门多余端的处理方法是_。.标准答案：1. 接高电平或悬空;25. （1001010110.01001001）8421BCD =(_)10.标准答案：1. 256.49;26. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为_。.标准答案：1. 同步计数器;27. (463)8 =(_)10.标准答案：1. 3

17、07;28. 555定时器的最后数码为555的是_产品，为7555的是_产品。.标准答案：1. TTL;2. CMOS;29. 要使时控触发D触发器直接置1，则可以采用异步置“1”的方法，即：SD RD_即可。.标准答案：1. 01;30. 描述触发器逻辑功能函数的表达式称为_。.标准答案：1. 特征方程;四、分析设计题 （共106题）1. 74LS138可以作为函数发生器，试写出下图所示的函数表达式（不需要化简）。标准答案 2. 请设计一组合电路，其输入端为A，B，C，输出端为D，要求其功能为：当A=1时，D=B；当A=0时，D=C。设计内容包括：列出真值表；写出D的最简与或表达式；用最少的

18、与或非门画出逻辑图。用最少的与非门画出逻辑图。标准答案：. 分析题意，写出真值表 . 由真值表写出最简与或表达式 .写成与非表达式 . 逻辑电路图为:备注:(a)用最少的与或非门画出逻辑图；(b)用最少的与非门画出逻辑图。(a) (b)3. 判断下图电路是否存在竞争冒险。标准答案：上面的表达式中若A=C=1时，因此存在竞争冒险。11、设计一个全减器电路，要求写出真值表、表达式和逻辑图。标准答案：设本题目中被减数为Ai ，减数为Bi ，低位向本位的借位为Ci ，差为Di ，本位向高位的借位为Ci+1 ，其真值表为: Ai Bi Ci Di Ci+1 Ai Bi Ci Di Ci+1 0 0 0

19、0 0 1 0 1 0 0 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 0 1 1根据真值表其方程为:其逻辑图为: 5. 分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。标准答案：驱动方程状态方程输出方程6. 分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。标准答案：先写出激励方程，然后求得状态方程:7. 试用74LS138实现下列函数，写出实现原理。标准答案 其实现的图形见下图:8. 分析图所示时序电路的逻辑功能。标准答案：该电路是不能自启动的同步

20、五进制计数器。9. 设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。标准答案：设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。（1）根据逻辑要求列出真值表。(2)由真值表写逻辑表达式: （3）变换:用与非门实现 用异或门实现 或:11. 四选一数据选择器74LS153可以作为函数发生器，试写出下图所示的函数表达式并化简。标准答案： 14、试用74LS138译码电路和少量的门电路设计一个多地址译码电路，该地址译码

21、电路有8根地址输入线A7A0，要求地址码为C0HC7H，译码器的输出分别被译中，且低电平有效。标准答案： 通过上表可以看出，当地址码变化时，A7A5A4A3=11000不变，而A2A1A0从000111变化，译码器的输出分别被译中，因此可以做如下连接设计: 25、设计一个代码变换器，能将8421码转换成余3码（代码转换表见表6.1）。提示：10101111作为无关项使用。标准答案： 14. 数据选择器可以作为函数发生器使用，八选一数据选择器 74LS151的逻辑功能表和实现的功能如下所示，根据此图写出其实现函数的表达式。标准答案：16. 某产品有A、B、C、D四项指标。其中规定主要指标A、B必

22、须满足要求，其余指标C、D只要有一个达标即可判定产品Y为合格。试设计一个逻辑电路实现此产品合格判定功能，要求：（1）列出真值表，（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。标准答案：1）列真值表3）19. 已知某一时序电路的状态方程为;求：当 X 1 时， Q3 的输出序列（起始状态为 0001 ） 标准答案：当 X 1 时，该序列电路状态方程为以 0001 为起始状态，依次列出状态转移表 ，由下表看出 Q3 的状态序列为001001101011110.20. 设计3个开关控制一个灯的逻辑电路,要求改变任何一个开关的形态都能控制电灯由亮变灭。要求用数据选择器来实现。标

23、准答案：选用8选1的数据选择器，对应的电路如下:21. 某产品有A、B、C、D四项质量指标。规定：A必须满足要求，其它三项指标中只要有任意两项满足要求，产品就算合格； 试设计一个检验产品合格的逻辑电路。要求用与非门实现该逻辑电路。标准答案：逻辑电路图如下: 24. 组合逻辑电路如下图所示：1）分别写出Z1、Z2、Z3、Z4和Z的逻辑表达式；2）根据Z的逻辑表达式列出真值表；3）用文字描述该电路的逻辑功能。标准答案：1）Z1= Z2= Z3=2）真值表如下图所示: 3）该电路的逻辑功能是:输入信号是否一致的判断电路。29. 已知全加器真值表和74LS138译码器如下图所示，试用一片74LS138

24、译码器和尽可能少的门电路实现其全加器的功能。其中Ai、Bi为加数，Ci1为低位来的进位，Si为本位和，Ci为向高位的进位。（要求：写出简要的分析过程，并画出电路图。）标准答案：根据真值表得到的方程为:其连接图为: 34. 采用 JK 触发器组成电路，得到如图所示的输出波形，试问需要几个触发器； 标准答案：根据题中给出的波形，要设计的计数器为六进制，故需要三个触发器；37、某2-4线译码器的逻辑图和逻辑功能表见下图所示，试用最少的译码器和或门实现下列函数（允许反变量输入）（1）（2）标准答案：表达式（1）见（a)图，表达式见（b）图。36. 设有四种组合逻辑电路，它们的输入波形A、B、C、D，如

25、下图(a)所示，其对应的输出波形为W、X、Y、Z，如下图(b)所示，试分别写出其最简化逻辑表达式。标准答案：其化简的表达式为:37、某2-4线译码器的逻辑图和逻辑功能表见下图所示，试用最少的译码器和或门实现下列函数（允许反变量输入）（1）（2）标准答案：表达式（1）见（a)图，表达式见（b）图。38. 39. 试用74LS153双4选一的数据选择器构成1片16选一的数据选择器。标准答案：方法一:方法二:41. 析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？标准答案：电路的状态方程和输出方程为: 状态表和状态转移图如下: 凡在输入序列中出现两个或两个以上“

26、1” 之后再出现一个 “0” ，输出就为“1” ； 否则，输出为“0” 。42. 设计一个电路实现下图时序图所示的逻辑功能。要求：（1）列出真值表，（2）写出函数表达式，（3）用4选1数据选择器实现电路。标准答案： 1）列真值表输入 输出ABY000011101110（2）（3）43. 57、5分析下图逻辑电路的功能，列出真值表。标准答案：通过真值表可以看出其功能为偶校验电路。47. 电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？标准答案： (1)写出输出逻辑函数式 (2)列逻辑函数真值表 (3)分析逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y

27、为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意，表决就通过。48. 试用二进制四位全加器74LS283实现一位8421BCD码的加法器电路。标准答案：49. 人的血型有A、B、AB和O四种。输血时供血者的血型与受血者的血型必须符合下图中箭头指示的受血关系。试用数据选择器设计一个逻辑电路，判断供血者和受血者是否符合上述的规定。（要求用一片8选1的数据选择器实现）标准答案：50. 设计一个电路实现下表所示的逻辑功能，选用SSI时尽可能做到种类少，数目少。标准答案：其逻辑图为:52. 判断下图电路在什么情况下存在竞争冒险，怎样修改电路能消除竞争冒险？ 标准答案：其逻辑图修改

28、为:53. 通过真值表，分析下列逻辑电路的功能。（备注：要求给出真值表）标准答案：电路的逻辑功能为:通过分析此电路实现的是全加器电路54. 在举重比赛中，有三名裁判，其中包括一名主裁判和两名副裁判。比赛时，只有主裁判判定运动员成绩有效、加上至少一名副裁判判定运动员成绩有效时，该运动员的成绩才有效，请用下图中3-8线译码器74LS138和与非门设计电路。标准答案：根据上表设计电路如下:55. 用3线8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。标准答案：（1）列真值表:（2）、由表得逻辑函数式: D= = m1 +

29、 m2 + m4 + m7 = = m1 + m2 +m3 + m7 = (3)、画逻辑图:56. 已知一时序电路的状态表如表所示，试作出相应的状态图。标准答案：57. 采用 JK 触发器组成电路，得到如图所示的输出波形，写出状态方程和驱动方程。 标准答案：（ 1 ）根据题中给出的波形，要设计的计数器为六进制，故需要三个触发器； （ 2 ）用次态卡诺图法 60. 设计一个数据判断电路，当四位二进制数DCBA的数值在0011-1100之间时，该数值属于正常值，若DCBA>1100或者DCBA<0011时，该数值属于非正常值。要求给出数据正确与否的判断信号。试题分析：若以Z表示判断信号

30、，并规定数据为正常值时，Z=1，为非正常值时Z=0 ，则可以得到Z的函数表达式为： 标准答案：选用器件可以选择八选一的数据选择器，其电路图为:61. 已知计数器的输出端Q2、Q1、Q0的输出波形如图所示，分析该计数器为几进制计数器。标准答案：此计数器是七进制计数器。41用卡诺图法判断下列逻辑函数是否存在竞争冒险，并化简。标准答案：通过上面的分析可以看出，L1存在竞争冒险；L2不存在竞争冒险。L1消除的方法是:如图（C)所示。其最后化简的方程为:63. 用异或门设计一个三变量奇校验电路，当输入变量中有奇数个1时，输出为1，否则为0标准答案：（1）用A、B、C代表三个变量，列真值表（2）由表得逻辑

31、式:（3）画逻辑图:65. 写出下图所示逻辑电路的表达式，其中S1S2S3S4是控制信号，A和B为数字信号输入，列表说明输出Y在S1S2S3S4的控制下与A、B的关系。标准答案：S1 S2 S3 S4 YS1 S2 S3 S4 Y0 0 0 01 0 0 00 0 0 11 0 0 10 0 1 01 0 1 00 0 1 11 0 1 10 1 0 01 1 0 00 1 0 11 1 0 10 1 1 0=AB1 1 1 00 1 1 11 1 1 166. 试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。标准答案：写出逻辑表达式 = 真值表如图所示； 新的电路图

32、可用一个两输入的与非门，即:67. 人的血型有A、B、AB和O四种。输血时供血者的血型与受血者的血型必须符合下图中箭头指示的受血关系。试用数据选择器设计一个逻辑电路，判断供血者和受血者是否符合上述的规定。（要求用一片8选1的数据选择器实现）标准答案： 68. 用3-8译码器和适当的门电路，设计一个“三变量判奇电路”。（当输入含奇数个“1”时，输出为“1”，否则输出为“0” ）。标准答案： 11、分析下列逻辑电路功能，写出真值表、表达式和说明其功能。 标准答案：其函数表达式为: 其真值表为: Ai Bi Ci Si Ci+1 Ai Bi Ci Si Ci+1 0 0 0 0 0 1 0 1 0

33、0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1通过真值表可以看出其功能为一位数全减器。31、分析下图组合逻辑电路的功能，写出输出表达式。标准答案：通过表达式可以看出，此电路是4选1的数据选择器组合逻辑电路如右图所示：1）分别写出Z1、Z2、Z3和Z的逻辑表达式；2）根据Z的逻辑表达式列出真值表；3）用文字描述该电路的逻辑功能；标准答案：1）Z1=AB Z2=A+B Z3=(A+B)C Z= AB+(A+B)C=AB+AC+BC 2）真值表如下图所示: 3）该电路的逻辑功能是:输出信号的状态与三个输入信号的多数状态保持一

34、致，也可以看出三人表决电路，即三个人有两个或两个以上的人同意，表决即成功。74. 数据选择器可以作为函数发生器使用，四选一数据选择器 74LS153的逻辑功能表如下所示。试用74LS153产生下列逻辑函数，要求写出求解步骤，并画出电路图。（在原图上画即可）标准答案：标准答案：75. 按下图所示波形，设计一满足该波形要求的同步时序电路，要求电路最简且具有自启动功能。标准答案：（ 1 ）由波形图提取电路的状态转换图为: CBA=011 101 110 011 （ 2 ）将上述状态转换图用卡诺图表示（ 3 ）求状态方程和驱动方程 状态方程:77. 分析下图电路功能。 标准答案： =AB 39、试用两

35、输入的与非门设计一个3输入的组合逻辑电路，当输入二进制码小于3时，输出为0，当输入二进制码大于等于3时，输出为1。标准答案：60、在输入有原变量，又有反变量的情况下，若用与非门实现逻辑函数。（1）判断在哪些输入信号组合变化的情况下，可能出现竞争-冒险现象。（2）用增加冗余项的方法消除竞争-冒险现象。标准答案：在式中当B=D=1时，当A发生变化时，存在竞争-冒险，为消除采用增加BD项；在式中当A=C=D=0时，当B发生变化时，存在竞争-冒险，为消除采用增加项；在式中当A=1，B=C=0时，当D发生变化时，存在竞争-冒险，为消除采用增加项。83. 用与非门设计一个举重裁判表决电路。设举重比赛有3个

36、裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。标准答案：根据上表设计电路如下:84. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路的功能。标准答案：电路的状态方程和输出方程为: 状态表和状态转移图如下所示: 该电路是Moore型电路。当X=0时，电路为模4加法计数器；当X=1时，电路为模4减法计数器。85. 画出逻辑函数的逻辑图，电路在什么条件下产生竞争冒险，怎样修改电路能消除竞争冒险。标准答案：其表达式的逻辑图为

37、:表达式:，当若时，因此存在竞争冒险，其修改的表达式为:。其修改的电路为:86. 试用四选一数据选择器实现函数标准答案：由上面的表达式化简如图(a)所示，电路图如图(b)所示:试分析下图（a)中由8选一的数据选择器74HC151和3线-8线译码器74HC138组成的组合逻辑电路的功能。标准答案：有图可以看出，其共用同一地址进行控制，当数据选择器输出端Y=0时，译码器工作，即输出为0，由地址确定其译码器的输出端。当数据选择器输出端Y=1时，译码器不工作，即输出为无效状态即输出端为1，由地址确定其译码器的输出端，由此分析其构成了数据选择器，其简化图形如下图（b）示。30、当输入为8421BCD码，

38、输出为3个检测信号，要求：（1）当检测能被4整除时，（2）当检测到输入数字大于或等于3时，（3）当检测到输入数字小于7时，列出真值表并写出方程。标准答案：解:（1）用A、B、C和D为8421BCD，列真值表如下: A B C D F1 F2 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1 0 1 0 0 1 0 0 1 1 1 1 1 0 0 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 0 0 1 1 1 0

39、 1 0 1 1 1 1 0 1 0（2）由表得逻辑式:89. 试用下图双4选1数据选择器74LS153实现组合逻辑函数：F3 A B C D F1 F2 F3 0 0 0 0 0 0 1 1 0 0 0 1 1试题分析：已知双4选1数据选择器74LS153的逻辑功能表达式为:标准答案：根据上式的分析，其连接图如下:91. 下图为单译码逻辑门译码器，指出每个译码器输出有效电平以及输入相应二进制码，写出译码器输出函数表达。标准答案：由图可知表达式为:（a)图的有效电平为低电平即:；输入相应的二进制码为“1001”；表达式为:。92. 已知计数器的输出端Q2、Q1、Q0的输出波形如图所示，试画出对

40、应的状态图. 标准答案：对应计数器状态图如图所示。10、分析如图所示的逻辑电路，做出真值表，说明其逻辑功能 标准答案：=AB A B F A B F 0 0 1 1 0 0 0 1 0 1 1 1此电路为同或逻辑关系，即相同为“1”，不同为“0”。94. 设计一个“逻辑不一致”电路，要求4个输入逻辑变量取值不一致时输出为1，取值一致时输出为0。标准答案：（1）用M、N、P、Q代表四个输入逻辑变量，Z代表输出。列真值表（2）由表得逻辑式:（）电路连接:95. 电路如图 (a) 所示，假设初始状态 Q2Q1Q0 =000 （ 1 ）试分析由 FF1 和 FF0 构成的是几进制计数器； （ 2 ）说

41、明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图 和 CP 作用下的波形图。标准答案：（ 1 ）由 FF1 和 FF0 构成的是三进制加法计数器（过程从状态转换表看出） （ 2 ）整个电路为六进制计数器。状态转换表，完整的状态转换图和 CP 作用下的波形图如下图。 97. 写出图中Z1、Z2、Z3的逻辑函数式，并化简为最简的与或表达式。标准答案：99. 用D触发器构成按循环码(000001011111101100000)规律工作的六进制同步计数器。标准答案：先写出激励方程，然后求得状态方程: 100. 电路如图所示，请写出Y的逻辑函数式，列出真值表，指出电路完成了什么功能？标准答

42、案：(1)写出输出逻辑函数式(2)列逻辑函数真值表(3)分析逻辑功能 A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输出为 0。因此，图示电路为三位判奇电路，又称奇校验电路。101. 已知输入信号a、b、c和d的波形如下图(a)所示，请选择集成逻辑门设计实现产生F波形组合电路。标准答案：根据波形所得到的真值表为: a b c d F a b c d F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1

43、 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0根据以上真值表化简如下图(b)所示，设计电路如下图(c)所示:103. 试写出如图所示的时序电路的驱动方程标准答案：驱动方程:105. . 试写出如图所示的时序电路的状态方程标准答案：状态方程:106. 用8选1的数据选择器设计函数发生器电路，功能表满足以下图示的表格。标准答案：根据上式其逻辑图为: 五、作图题 （共24题）1.电路如图所示，已知输入端和的电压波形，画出输出端和的电压波形。（说明原理）标准答案：2. 已知A、B、CP信号波形，画出输出端Q1的波形，设触发器初始状态为0状态。（说明原理）标准答案：方程为: 同时由图形可知此出发器为下降沿出发。图形如下:18、如下图所示，主从JK触发器电路中，CP和A的波形如下图，各触发器的初态假设为，在CP信号的作用下，试画出各输出端的电压波形。标准答案： 17、如下图（a）、（b）、（c）和（d）所示，已知A、B和C