OV7670摄像头彻底解读

1、2013221【发憂由孑丛术爻rthttp：/ amfpga.taobao.comov7670摄像头彻底解读序本文解决ov7670开发的过稈中的3个问题：1. ov7670是什么;2. ov7670怎么川：3. ov7670怎么用好。文®适合在fpga i：开发ov7670应用的开发人员。一、ov7670是什么ov7670扱像尖上®特性困 10v7670 摄橡头主要特 性(源自 j ov7670 preliminary datasheet version 1.4 page 1) 1-传感器封装结构ov7670仏感器釘k列两种封装形式*2013 2 21【发憂电孑並术爻牦ht

2、tp：/ amfpga.taobao.comov7670/ov7171 pin diagram (top view)®®®®avto«0.0«0.cdim® ® ® ® pvttivrfnagkddo(»做” ov7670/ov7171 (x)w 觀hr&®®®®®kmchwofifxeucwtt®®®®的wu>ksft0onmo«cmhdfi|!w2ov7670摄像头ji

3、装形式右图屮行脚、卜：引脚名称引脚类型功能定义1ncoutputoutput bit0 lsb for 10"bit rgb only2ncoutputoutput bitl - for 10-bit rgb only3y2outputoutput bit44y1outputoutput bit35y3outputoutput bit56y0outputoutput bit2 - lsb for 8bit yuv7y4outputoutput bit68pclkoutputpixel clock output9y5outputoutput bit710dgndpowerdigital

4、 ground11y6outputoutput bit812xclk1inputcrystal clock input13y7outputoutput bit9 - msb for 10-bi t rgb and s_bit yuv11dovddpowerdigital power supply (vdd_io= 2. 5 to 3. 3 vdc)2013-2-21孑並术爻牦http：/ amfpga.taobao.com15dvddpowerpower supply (vdd-c= 1. 8 vdc + 10%) for digital output drive16hrefoutputhre

5、f output17pwdnfunction(default = 0)power down mode selection active high, internal pull-down resistor. 0:normal mode 1: power down mode18vsyncoutputvertical sync output19resetfunction(default = 0)clears all registers and resets them to their default values. active high, internal pul卜down resistor.20

6、sio-cinputsccb serial interface clock input21avddpoweranalog power supply (vdda= 2. 45 to 2. 8 vdc)22sioj)i/osccb serial interface data i/o23agndpoweranalog ground24nc1. ov7670功能模块ftl2013 2 21【发憂电孑並术爻牦http：/ amfpga.taobao.com| bumr | i buffw ixclk strobe kref pc ik vsync re&eu pwdh4»0_cw0_0

7、图 3 ov7670 功能模块图(源自 r ov7670 preliminary datasheet version 1.4 page 2) rtlffl3可知，校块由5人部分构成.分别2, 1： i?像投数转换(analog processing)： 2： 測试阁案发生器(test pattern generator) 3:数裾輸出:4： 656x488 w像传感器整列;5:sccb通信接ii 3.1 image sensor arrayov7670仏感脒pl列力656x488.总共介320,128像教点.it屮灯效的为640x480. 总k足307,20像累。2.2 timing gene

8、rator旮以k功能：1) 阁像w列控制和阳像帧产生：2) 内部时序信u产生和分发：3) m率时序4) 动曝)t柠制(aec)相叉布介器« coml=0x04;aechh=0x07;aech=0xl0,com8=0xl3)5)外部吋序输出(vsynghref/hsync.fil pclk)孑並术爻牦2o1s-2-21http:/ amfpga.丁aobao.comv7670摄像尖怎么用1. 极像尖迚件屯路所使用摄像尖的电路原理图如图4所示。u1为ov7670摄像头传感器，采用bga 対装 p1为外部技11.信巧电甲为3.3vttl,珂以跟3.3v电甲的外没饩接迮接. vcc为3.3v

9、电压.在电路上特别要注意的是.sccb的两根信号线si0_d. si0_c需 贤上拉4.7k电阻。w 5为扱像失税块实物ffl:- 甲0kdam>dal0 da：30 ca3dia4asvcconddob4dovdd fjam®30 d oc did3 ptvdx vrct2 aond dod: dm® mirri vsync hrefpojc stkobe xclkd7 d5 dcato re2t- docra) d604vcc息1ondo bj<瀘jfretpcul7oexclkw10d6kd4d5* im暴參14d21115ixdoipmeader sx2

10、闷4ov7670扱像火投块电路ku'i'm20132-21孑放术爻http：/ amfpga.taobao.comm 5 ov7670拟像火投块实物ffl2. ov7670 i i 时汴ov7670接n时序毡括两部分:1) sccbtel i时序:2图像数据输出吋序:2.1 sccb 接 i i2-wire sccb functional block diagramk 6 sccb功能明sccb是欧姆尼图像技术公“j (omnivision)开发的一种总线，并广泛的应用于0v系列関 悚代感器卜. sccbte 种3线的总线，它ftlsccb_e、sio_c、sio_dffl成，

11、/l:趵了w少引脚的芯 片i.维w为2根线.sio.c和si0jl2.2起始和终it时序start oftransmissionsccb_esio 一 c 一sin n 麵7 sccb 起始2013 2-21http：/ amfpga.taobao.com在启动传辕过程中商m个时间参数，tpra和tprc, tprc披定义为siojdfs充电时问，这表 明siojd必项先于sccb_e披拉岛的吋间，蝻小为15ns. tpra彼足衔rt： sio_d拉低之 « sioe披拉低的吋间，不能小p1.25us。数椒传输的终|:stop ofra 8 sccb 终止fi ttpscsccbe

12、h升沿，sio_d保持逻轵卨电平的吋足小为15ns;tpsa是sio_d上升沿，sccb_e必须保持低电平的吋间，k小为ons.2. 3 sccb写吋序写w序由3扣构成.先写s芥地址.再写胄存器地址.最后巧袼存器的值，即id-address + $ub-addre» w-data. ov7670的没格地址为0x42.敁后- p用來判断冰芍.即it的时w为0x43.3-piase write transmission cyclephase 1 id address2013221http：/ amfpga.taobao.comphase 2 sub-address (3-ph«

13、»e write transmission)fflq sccb读m传输吋序好次发送8个数你.sdat设？£为输人.技收一个从机反馈的信v.依次发送id-address sub-address w-data 2. 4 sccb读时序谈1卜1序山 i 411 钩成分別足 id address*sub-address+id address+read data »2.phase write transmission cycle2.phaw read tr.nimiwion cycto f9c vft| |tic addross|xtsubaddrou|x|(o a 紗m，

14、rod dau卜 4pbaw 1，一plwiw? phase 1phase 2丁册屮特別捉刊.thtr« must be tither a 3-phase or a 2-phase vrrt參 transmission cycle asserted ahead of a 2-phase read transmission cycle. th© 2-phase read transmission cycle <see figure 3-7) has no to identify the sub-address. the 2-phase write transmissio

15、n cyde contains read date of 8 bits and a ninih donbcare bit or na bit. the master must drive the na bit at logical 1. 也就玷在read data环节里.有个na.即第9位要驱动sio.d为髙电平。3. sccb 的 verilog 6!序解析if(wr)/i2c write: id-address + sub address + w-databegincase(sd_counter) /idle6*d0:beginsclk <= 1;i2cjit <= 1;9/2

16、5孑並术爻牦http:/ amfpga.taobao.com2013-2-21 ackw1 <= 1; ackw2 <= 1; ackw3 <= 1; ackr1 <= 1; ackr2 <= 1; ackr3 <= 1; end <= 0;end/start6dl:beginsclk <= 1;i2c_bit <= 1;ackw1 <= 1; ackw2 <= 1; ackw3 <= 1; end<= 0;end6 d2 :12c一bit <= 0;/i2c-sdat : 06 d3 : sclk <=

17、 0;/i2c_sclk = 0/slave addr-ack16'd4 :12c_bit <= i2c_wdata23】：6'ds : i2c.bit <= i2c_wdata22;/bit76 d6 :12c一bit <= i2c一wdatarl】；/bit66*d7 :12c一bit <= i2c一wdatai20】；/bh56'd8 :12c.bit <= i2c_wdata19;/bit46 d9 :12c.bit <= i2c_wdata|18;/bit36dl0 :12c一bit <= i2c_wda7a17;/b

18、it26*dll : i2c_bit<= i2c一wdata16i;/bill6*dl2 :i2c_bit<= 0;/high-z, input6dl3 : ackw1<= i2c-sdat:/ack16*dl4j2c 一 bit<= 0;/delay/sub addr-ack22013-2-21http:/ amfpga.taobao.com 6 dl5 :12c_bit <= i2cwdata15; /bit86 dl6 :12c_bit <= i2c_wdata14|; /bit76fdl7 :12c一bit <= i2c一wdata13;/bi

19、t611/236dl8:l2cbit<=i2cwdata12i;6dl9:l2cbit<=i2c 一 wdata11i;6*d20 :12cbit<=i2c.wdata1oj;6d21:l2cbit <= i2c.wdata9|;6 d22 :12c6 d23 :i2cbit <= i2c一wdata8|; /bitl/high-z, input6fd24: ackw2 <= i2c_sdat;/ack26d25:l2cbit<= 0;/delay/write data- ack36 d26 :12cit<= i2c_wda7a7; /bit86

20、 d27 :12cbit<= i2c_wdata6; /bit7 6'd28 :12c_bit<= i2c_wdata5|; /bit6 6'd29 :12c_bit <= i2c_wdata4; /bit56d30 :12c一bit <= i2c_wdata3j; /bit46 d31 :12cbit<= i2cwdata2|; /bit3 6'd32 :12c_bit <= i2c_wdata1); /bit26 d33 :12c_bit <= i2c_wdatao|; /bill6 d34 :12c-bit <= 0

21、;/high-z, input6*d35: ackw3 <= i2c_sdat; /ack3 6*d36:l2cbit<=0;/delay/stop6'd37 : begin sclk <- 0; i2c.bit <= 0; end 6d38:sclk <= 1;511*孑並术爻牦2013-2-21http:/ amfpga.taobao.com 6 d39 : begin i2cbit <= 1; end <= 1; end default: begin i2c_bit <= 1; sclk <= 1; end endcaseen

22、d/i2c read: id-ad dress + sub-address + id-address + r-data begincase(sd_counter)/idle6*d0:beginsclk <= 1;i2c 一 bit <= 1;ackw1 <= 1; ackw2 <= 1; ackw3 <= 1; ackr1 <= 1; ackr2 <= 1; ackr3 <= 1; end <= 0;end/i2c readl: id-address sub-address/start6*dl:beginsclk <= 1; i2c_

23、bit <= 1;ackr1 <= 1; ackr2 <= 1; ackr3 <= 1; end <= 0;end6*d2 :12cjit <= 0;/i2c.sdat = 06 d3 : sclk <= 0;/i2csclk = 0/slave addr- ack16d4 :12c一bit <= i2c-wdata|23】： /bit8http:/ amfpga.taobao.com2013-2-21 6 d5 :12c一bit <= i2c一wdata|22】；/bit76 d6 :12c一bit <= i2c一wdata|21】

24、；/bit66fd7 :12c一bit <= i2c一wdata【20】：/bit56 d8 :12c一bit <= i2cwdata19);/bit46 d9 :12c一bit <= i2c一wdata|18b/blt36'dlo : i2c_bit<= i2c_wdaia17|;/bit26'dll : i2c_bit <= i2c_wdata16;/bitl6 dl2 :i2c_bit<= 0;/high-z, input6dl3 : ackr1<=i2c一sdat:/ack16'dl4:l2c_bit<= 0;/d

25、elay"sub addr- ack26*dl5 :12c一bit<= i2c一wdata15|;/bit86 dl6 :12cit<= i2c_wdata14;/bit76 dl7 :12c一bit<= i2c_wdata13|;/bit66'dl8 :12c_bit<= i2c_wdata12|;/bit56'dl9 :12c_bit <= i2c_wdata11;/bit46d20 :12c一bit <= i2c_wdata1o|;/bit36*d21 :12c一bit<= i2c一wdata9|;/blt26'

26、d22 :12c_bit <= i2c_wdata8j; /bitl6d23:l2c_bit<= 0;/high-z, input6 d24 : ackr2<= i2csdat;/ack26*d25:l2cbit<= 0;/delay/stop6'd26 : begin sclk <= 0; i2c_bit <= 0; end6*d27 : sclk <= 1;6 d28 : begin i2c一bit <= 1; /_end <= l;_/end孑並术爻牦2013-2-21http:/ amfpga.taobao.com /i2c

27、 read2: id-address + r-data> /start 6*d29: begini2c_bit<= 1;end6 d30 :12c bit <= 0;/i2c sdat = 06d31 :sclk<= 0;/i2c sclk = 0#/23/slave addr-ack36 d32 :12c-bit <= i2c 一 wdata23i;/bit86d33 :12cbit<=i2cwdata22;/bit76 d34 :12cbrr<=l2c_wdata 01】；/bit66*d35 :12cbit<=i2cwdata2o|;/bl

28、t56'd36 :12cbit<= i2c_wdata19|;/bit46'd37 :12cbit <= i2c_wdata18;"bit36 d38 :12cbit<=i2cwdata17);6d39 :12cbit<= lbl;/bltl read data6'd40 :12cbit <= 0;/high z, input6'd41: ackr3<= i2c_sdat;/ack36d42 :12c-_bit <= 0;/delayflag/read data-ack46*d43 :12c bit <=

29、/delay6vd44 :12c bit <« 0;/high-zz input6_d45 :12cdata7】<=i2c.sdat; /bit8 , input6*d46 :12c一rdata6| <= i2c一sdat;/bit7 , input2013-2-21孑並术爻牦http：/ amfpga.taobao.com6*d47 :12c一rdata51 <= i2csdat;/bit6，input6d48 :12c_rdata4 <= i2c_sdat;/bit5,input6d49 :12c一_ta3】<=i2c一sdat;/bit4,i

30、nput6*d50 :12c_rdata2】<=i2csdat;/bit3，input6d51 :12crdata1| <= i2c一sdat:/blt2,input6 d52 :12crdatao <= i2csdat;/bitlr input6*d53 :12cbit<= 1;/output /ack4 nack6 d54 :12c一bit<= 0;/delay/st 叩6 d55 : begin sclk <= 0; i2c一bit <= 0; end6 d56 : sclk <= 1;657 : begin i2c_bit <= 1

31、; end <= 1; end default: begin i2cjit <= 1; sclk <= 1; end endcaseendend4. ov7670/ « 位，vga，rgb565"rgb565, oo-ff(do) (yuv f要 /tslb(tslb3,上驳帘存器rtd罝佶总如fset_ov7670 + 0: lut_data =16'hl204;(00:yuv,04:rgb)(8x 个位)set_ov7670 + 1 :lut_data=16'h40d0;改 01-fe(_set.ov7670 + 2 :lut.data

32、=16h3a04:comiaioijoouyv, 01:yvyu, 10:uyvy(cbycryl 11：vyuysetov7670 + 3: lut_data = lhadcsy/combttslbiab com13|0)00:yuyv,01:yvyu, 10:uyvy(cbycry|, 11:vyuyset_ov7670 + 4: lutdata =16_hle31;/默认 01, bit水 f 拔悚 bit4】2013-2-21【义炎*孑並术爻牦http：/ amfpga.taobao.comft ft镜像setjdv7670 + 5:lutdata=16fh6b00;/旁路pll倍频：

33、oxoa：关w内部 ld0： 0x00：打开 ld0set 一 ov7670 + 6:lutdata=16'h32b6;/href 柠制(80)set 一 ov7670 + 7:lut一data=16w713;/hstart输出格式行頻开始髙8位(11|set_ov7670 + 8:lut_data=161801;/hstop输出格式行频结岛 8 4(61|set_ov7670 + 9:lut-data=161902;/vstart输出格八-场频丌始fn'j 8 位(03|set_ov7670 + 10 :山 t一 data=16'hla7a;/vstop输出格式场频结

34、束办8位(7b)set_ov7670 + 11 :山 t一 data=lhosoa;/vref帧s这力向控制（00>set-ov7670 + 12 :lut-data=16'h0c00;/dcw 使能禁止(00)set一ov7670 + 13 :lut_data=16.h3eoo;/pclk 分频 00 normal. 10 (1分频），11 （2分频），12 （4分频43<8分频14 （16分频set_ov7670 + 14 :lut_data=16*h7000;/00;normal, 80:移位 1, 00:彩条，80:渐变彩条set_ov7670 + 15 :lut_

35、data=167100；/00:normalf 00:移位 1, 80:彩条，80：渐变彩条set_ov7670 + 16 :lutdata=167211;/«认水平，8抽样（11）set_ov7670 + 17 :lutdata=16'h7300;/dsp缩放时钟分故00 normal.10 （1分頻,11 （2分頻,12 <4 分频,13 （8 分频）14（16分频）set_ov7670 + 18 :lut一data=163202;/默认像疾始终址迟（02）set_ov7670 + 19 :lutdata=161180;/内部1:作时钟没贊.良接使用外部时钟源（80

36、>如何用w ov7670摄像头20132-21jtlt孑並术爻牦http：/ amfpga.taobao.com1.判断bi像义税块足否丄常i:作(m叫name.3rfw |doscription0apidr jproduct id number msb (read only)obi verr ii product id number ls8 (read only)1cmidh7f rmanufacturer id byte high (read only : ok7f)10midla2limanufacturer d byte low (read only : 0xa2)闻 10 ov

37、7670 product id 和 manufacturer id 寄存器通过读収以上4个寄存器,将淡取的w通过10 口输出si，或者在quartusii中用signaltapll logic analyzer 的/式米tft测是 ft i:作 il:常。alway>9c)lut data lut 二 w17a lot 二 wit* lut*wita省b.hoa, 8*h76> /pid s.hcb, 8fh73)j /ver 8bhlcr 8*h7f|； /hidh <8-hld, 8'ha2> /midlr帝名位识别号浓位识糸号 霭识灰；，-苓 厂商识故字爷

38、-飫oa5e(lut_ihdex) /audio coa£l9 d«ca /read eata index read mta 0 : readnkta 争 1:readwita * 0 : read*t>ata 1 :2. 主盟、解矶lrtsnkisrtsuetsnmnunrtnnnullut-ummh 二lotuh 二 om lchwkta lvltazx tuttazh ivt:»ta lui'mia1ot*mtalot二 ulia lut:tataicteatilot wita lct_m?alotlotwitahwo，；hmoi；ebm3uh

39、bo! ehs2m/tad hocoo;*hte阶 hooo; fc100;m3mj*ha?01;feuto;/utz. v». r3b5f$ (m!t77.0，m> <翼盆囑置3/rwssse g»-rr(au):xuv下s&w-nu卯>/t318(t3lb(3j, c(m3：0)o0:yuyv> 01:yvyu, 10:uy7t<cwtcrt> llsvyuy /cck>s|tslb：3f ccm13 0 > oolfwt mivyu, xoiayvy<oycm lltvyut /«认 blt(&#

40、187;水平镱豫，blt|4)s重精徽人，,kpll«1i onu.关h!内sldoi o«oo打fldo/助rr a*. cto>/.iutajc/vkaot 瑜&格jk场/*iro> 鬵t；»x场jrfl東苌eeiho/. v>m重方 ff s* i w>/ocwttn »-t(00>/kixfrboo horaal. |：0 cgs) .11，12 u分><分«x«/m：ncrmlr eo：«2l, 00: w><r 80:康变ft*/m：vor>al

41、v 00:21,so.旁变參条/軟认*-羲直呼(u»人wftierj分um bona!. !c (1 分頻).11 (j分麟> 13 («分頻)，11 <1 分®m w (1<分頻> /軟认景(m>/内二缯置，18戈用外以上配s佶息足将ov7670 sk成卜面ka：1) vga 分辨申.rgb565 isa2) 水镜像3j关闭pll.直接使用外部时钟，打开ldo,使用内部电源4 )pclk正常模式，不分频,xclk = pclksmb1彩条vga接ii时斤:如卜：is/232013-2-21jtlt孑並术爻牦http：/ amfpga

42、.taobao.comrowo row1 row 2row 479note: forrwrdu.bt f«yuvfrgb.t,s2xlmahran vga输出时呼ra计算pclk的参数，如下所示：vsync： 510* line = 3*tline + 17*tline +480*tline+10*tline href： 784*tp = 610*tp + 144*tphsync： 784*tp = 80*tp + 4o*tp + 640*tp + 19*tp vga rgb565, yuv 30fps：pclk = 784 * 510 * 30 * 2 (byte) = 23990

43、100 = 24mhz 简单的说0v7670图像的时序跟vga时序诈常甫m，只不过vga时序是ppga溢要主 动产生的，lfuov7670时什足!:动输出的。这芯戏我们根則阎定的时序，來准确接 收毎一个像索的数枞。以卜是rgb565的ov767o招像头的阁像时序i礼pclk是连 紱的，每一行分行有效信每-场有场灯效信号，在场有效信兮开始，第一个行有效信号的第一个数据便是第一个像素的尚八位数据。每一个;象素 边分两次送。17/232013221【发憂电孑放术爻http：/ amfpga.taobao.comhreftnrprln_nn_r|_r一匚(row data)figure 11 rgb

44、568 output timing diagram12 0v7670输出rgb565数据格式此处耑嬰il:意的坫，pclk坫什迮续输出脉冲足坷以妃咒的，寄存器如卜所品15com1000rwcommon control 10brt(7 reservedbit6href changes to hsyncb<(5pclk output option0 free rurmlnq pclk1 pclk does not toggle during hortzontai blarik m4 pclk reverse唎w【2jbm【1】href reverse vsyncopdor0: vsync c

45、nanges on tailing edge of pclk1 vsync changes on rrsmg edge of pclk vsync negativehsync negative阌13 com1o寄存器w认bit5没成0.则-h输出pclk。此处©又注pcls的few足，在fpga杓序该 収指像头数裾时.程序时钟足pclk卯动.所以一般设k成一打"脉冲输出.在rgb565输出吋序中，href 融 f时阁像数据有效，此时fpga可以在pclk上升沿谈取8 <4困像数据。klflj罗列卜則href相关的«介器功能:20132211义星电孑丛术爻ht

46、tp：/ amfpga.taobao.comofcom643rwcommon control 6&u7): output d opxai duck line option 0 dfsjue href at optical mack i: enawe href at opocai wack &t(67 reserved reset jl bmiig when fomut changes 0: no reset1： resets im«g biqoj:reserved3cc0m1268rwcommon contol 12brt(71 href option0: no hr

47、ef *fien vsync is low 1: always has href bfl(eo r«cfv«j3. sk 结！经过t述设置后，得到卜述vga rgb565的输出时序。232/21 its34 的阁14 rgb565输出逻轵分析波形4. fpgait:取0v7670摄像头输出数裾1）模块输入输出在开发板提供的程序屮,cmos.capture.v投块对祖像炙数据进行采染_ 先6 fw块的输入输出：212z2324 noduie cmoscaptuxe </global clockxclk,"2sku25-rpuclrst_nr2621/i2c i

48、nltillzedone28inputimt_done#/ibit done2930/seasox znexf毳c會31outputcmcs rsi lb/»c3 voxk state (5ms delay for sccfc config)32outputcmc3_pvdn,/cncs power on33ou;pucoicsxj：,"2smu34inputcucsyzlk,/2shhz35lfipuc(?!0)atcs-idwa,/ckos dara36incucchc3:vs¥!ic,/l: valid37.nputo4c3:hrzr,/»: va

49、xld9b39z/cuput j雪nsozdata40output regcmos oclk#"l/i pclk41output reg (15:0) cmos 二。nita,z/kbits rgb42 0output xegcmos 二valid,/baca enable43output seg p:d cmc3:fp3-»7*"cxkj4420132-211发憂电孑並术爻牦http：/ amfpga.taobao.com主要的输入fd b ri ov7670输出的ra像s据信卩，it时汴如fffl：cmos.capture.v模块输出时屮如krb25/23re

50、屮第一张阁足一行w®数据，卜而w张足对起点和终点的放人i礼从阁屮可以n钌出, 一行数据总共足5120/8=640,即-行有640个数i.述计算v.lfti 8指的足一个cmos_oclk脉冲宽度。从卜可以ft出.cmos-oclk的下降沿数据稳定.因此cmos captures的f续连接模块呵以通u cmos.oclk的卜降沿锁存数烟*2）模块总体框衆re ®cmc3 vsyne：always (pcsede smospcuc ox uegedoe imtjo oeainxfdxmtm) ibcmc5_v5yn: < 1； else -»cmcs_v5ync

51、 <- cmosvsymcf"场訇歩：嚷电平賓农ndwin qms vsyhc pvwr (scx03jwxc,0«03j/stbe 3*b01) ? l*bl : l*bo;/vstjk上尹沿珐東检# vsync信卜.升沿。cmos一vsyncjwer w v个商电平脉冲输出念味者-幀数据。该ft号用j对贿帧进行计数，在h面模块里面用到*2013 2 21【发憂电孑並术爻rthttp：/ amfpga.taobao.comlie149150151152153154155154157158169 i«oo141 1«2163 1« us

52、1«4168 im170171170 1” 17，/-/waie for sensor ouepux data valid, reg (3:0) framecontjr<9rsumvaxid;alwa/93ipcaeoge cmospglk or cegeage5be9iaif (jlrsrnis»e«isfranecont < 0; franevalld < 0; endelse if(init_done>i£ (cxosvsxhcqvex lfbl>smglir(fratmwcont < 10)eb«9a

53、nfraecontfra»«2vaxld < l*b0; nd1"sbeginfra»e_cent <- frawecont;fraae.valxd < lfbl:"1!1揭_出有效endend end1rst si/cmos 12c初始化充fxaxe cont l*bi;end此处进行10 m计数,当计数到时輪出frame.valid信号离电平存效。因为之后并未对 frame_cont进行淸本，所以当frame.valid变为卨后，一克保持岛电f不变。此处为什么耍 这么做，is?l ov7670数据t册page6的说明，布存器sfflwg （即，上阁158行lnit_done 信号有效,需要至少等待10帧。faki# clkt resety) input cloch frequencymhzkukinput clocfc pwod21 ；42100nstax occtocfcoutycyd*455055%hvsett*ne after softwaw如ord*we rw«t1ts«gsettling hme for register c