完整版数电概念总结

1、以PPT内容、例题、课本课后题为主数电局部概念总结第一章1 .数制的表示方法以及相互之间的转换：十进制数、二进制数、八进制数和十六进制数2 .码制（1） n位有符号二进制数的编码一一正数编码的符号位为0、负数编码的符号位为 1.正数的原码、反码、补码相同.负数原码的数值位等于二进制真值的绝对值.负数反码的数值位为二进制真值的绝对值各位取反；负数补码的数值位为二进制真值的绝对值各位取反后加1.2二一一十进制编码一一 BCD码是用四位二进制码对十进制数符编码,分为 8421BCD、 5421BCD、2421BCD等有权码和余三 BCD、格雷BCD等无权码.有权BCD码的码符权值叠加后等于其代表的十

2、进制数符值,无权 BCD码的码符没有 权值意义.十进制数用BCD码表示时,各码组的位权仍为10的n次哥,例如,个位组码的位权为100、十位组码的位权为 1 01、百位组码的位权为 102、.3可靠性代码具有易于交错的编码规那么一一格雷码相邻码组只有一位码符不同,奇偶校验码的校验位反映了信息位中1符个数的奇偶性校验位与信息位中1符的总个数为奇或偶.第二章1 .逻辑函数的根本概念和表示方法真值表、逻辑式、逻辑图、波形图.2 .逻辑代数的根本定律德摩根定律和常用公式.3 .逻辑代数的对偶规那么、反演规那么、代入规那么.4 .逻辑函数的标准与或表达式包含函数所有变量的与项和最小项和式汇mi.5 . 一

3、般与或表达式可以通过对与项乘互补缺失变量之和构成最小项表达式.6 .逻辑函数的 最简与或表达式是与项最少、与项中变量最少的函数式；最简或与 表达式是或项最少、或项中变量最少的函数式.8 .逻辑函数的化简1公式法化简.2卡诺图法化简.3具有无关项di的逻辑函数表达式及其化简.第三章1 . TTL逻辑门电路的输入级和输出级都采用三极管.TTL电路的速度高,输出级采用推挽形式,带负载水平强,速度快.2 .CMO骋辑门是用成对沟道互补 N P、开启电压绝对值相同的 MOSf组成逻辑门电路. CMOS1路的工作电源范围宽,静态功耗极小、输出摆幅大,抗干扰水平强.3 . OC 集电极开路或 OD 漏极开路

4、逻辑门的输出为低电平或高阻状态.OCOD逻辑门可以互相连接并接上拉电阻后实现“线与功能并接后的输出函数等于各OC OD逻辑门的输出函数相与.4 .三态TSL逻辑门具有输出使能限制,使电路的输出有高电平、低电平、高阻三种状 态,要构成双向数据总线必须采用三态门.5 .当三态门的使能无效时,输出为高阻状态；当三态门的使能有效时,输出与输入满足逻 辑门的运算功能.当三态门输出并接时,任意时刻只能有一个三态门的使能有效.6 .传输门是限制模拟信号的开关器件,从多路模拟信号中选择一路信号必须采用传输门; 而从多路数字信号中选择一路信号可以采用数据选择器、三态门或传输门.第四章1 .组合逻辑电路的输出只受

5、当前的输入信号限制,与电路原来的状态无关,电路中没有反 馈通路,不含记忆元件.典型组合逻辑功能电路有编码器、译码器、数据选择器、数字 比较器、并行多位.加法器、只读存储器等.2 .编码器的逻辑功能是将 N个电平信号编程对应的n位二进制码,其中 NW2n.3 . 3线-8线译码器74LS138输入3位二进制码,输出 8个表示不同输入码组的低电平有效的信号.当使能有效时,3线-8线译码器的输出是输入码变量全部最小项的反函数.4 .七段显示译码器输入 4位二进制代码,输出7个限制数码显示管段极的信号.正常显示 时,共阴显示管的公共极接低电位,段极信号高电平有效；共阳显示管的公共极接高电位,段极信号低

6、电平有效.5 .数据选择器的逻辑功能是根据n位选择码的状态从 2n个数据输入中选择一个到输出.如4选1数据选择器74LS153、8选1数据选择器74LS151.6 .当多位数二进制数相加时,每一位的加运算不仅需要考虑本位的两个加数,还要考虑低 位的进位,称为“全加运算.全加器实现的是三个一位的二进制数加法运算,输出一位二 进制运算和以及向高位的进位信号.7,数值比较器 7485的功能是对输入的两组 4位的二进制数 A (A3A0)和B (B3B0)进 行比较,用三个高电平有效的开关量A>B、A<B和A=B表示比较结果.7485可以通过级联输入a>b, a<b, a=b扩

7、展比较数据的位数,当数组 A和B相等时,每个输出等于相应的 级联输入.8 .逻辑函数式中的互补变量是存在竞争条件的变量,该变量变化时可能产生冒险现象.消 除竞争冒险的方法有加选通信号、修改逻辑设计增加冗余项、加滤波电容.第五章1 .双稳态触发器是时序逻辑电路的根本元件.根据鼓励功能分为RS、D、JK、T和T'触发器.触发器的触发方式分为直接触发、电平触发和边沿触发.直接触发的触发器状态变化只受鼓励信号限制；电平触发的触发器在使能电平有效时状态随鼓励功能改变；边沿触发的触发器在CP脉冲信号的有效边沿时状态随鼓励功能改变.2 .触发器的特性方程描述了触发条件满足时次态与鼓励、现态的逻电关系

8、.D触发器的特性方程Qn+1 = D, JK触发器的特性方程Qn 1 JQ n KQn , T触发器的特性方n 1 _八 n程 Q TQ.第六章1 .时序逻辑电路的输出不仅与当前的输入有关,还与其原来的输出状态有关,具有记忆功 能.电路含有记忆元件(双稳态触发器) ,电路中有反响路径.时序逻辑典型功能电路存放 器、锁存器、计数器、静态随机存储器等.2 .时序逻辑电路根据电路中触发器的时钟限制方式分为同步和异步两种.同步时序电路中所有触发器由同一时钟信号限制,触发器的状态变化是同时进行的.异步时序电路中至少有一个触发器的时钟信号源与其他触发器不同,各触发器的次态是在其自身的时钟限制有效时才会产生

9、,电路的状态变化不同步.3 .从电路输出的限制方式分类, 时序逻辑电路可分为米利 (Mealy)型时序电路和莫尔(Moore) 型时序电路.米利型时序逻辑电路的输出是触发器状态和外部输入限制的组合逻辑函数；莫尔型时序逻辑电路的输出仅受触发器状态限制,与外部输入无关.4 .计数器在数字系统中可以实现计数、状态机、信号分频、定时、延时等功能,移位存放器在数字系统中可以实现移存型计数、状态机、信号传输方式转换等功能.5 .集成计数器可以利用输出状态限制反响清零或反响置数来减少有效状态数.当计数器的 清零或预置限制为异步方式时,产生限制信号的状态为无效状态；当计数器的清零或预置控制方式为同步方式CP脉

10、冲必须同时有效时,产生限制信号的状态为有效效态.6 .集成计数器可以通过级联使有效状态数增加级联计数器的模相乘.7 .移存型计数器的状态码周期性循环变化,并且具有移位特性.移位存放器采用输出状态 限制串行输入可以实现移存型计数器.第七章1 .多谐振荡器没有稳定状态,输出自动在“0和“ 1两个暂稳态间切换,能够产生频率一定的矩形脉冲信号.2 .施密特触发器的输入可以是模拟信号,输出是具有两个稳定状态的数字信号.在输入信 号上升到达上触发电平 Ut+时或下降到达下触发电平Ut-时,输出电平翻转.施密特触发器能够对输入信号幅度进行整形.3 .单稳态触发器只有一个稳定状态.在输入信号鼓励下,输出进入暂

11、稳态,然后自动回到 稳态,从而产生宽度恒定的脉冲信号,单稳态触发器可以对输入信号的宽度进行整形或 实现延时、定时功能.4 . 555定时器有两个模拟量的输入,一个开关量输出和一个放电管的OC输出.两个输入分别和两个参考电平 u+、u-比较.当两个输入都高于其比较电平时,输出为低电平、放 电管导通；当两个输入都低于其比较电平时,输出为高电平、放电管截止；当输入信号 的幅度都在两个参考电平之间时,输出保持原状态.5 . 555定时器的参考电平 U+=0.5U-.U+可以通过555定时器的CON端5脚外加电压 限制,当CON端5脚不加限制电压时,U+等于三分之二的电源电压值.6 .可重复触发的单稳态

12、触发器在电路处于暂稳态时,新的触发脉冲可以使暂稳态过程重新开始,输出脉冲的宽度可以由触发信号限制无限延长.在输入脉冲周期小于电路的暂稳 态时间时,电路不能回到稳态.第八章1 .随机存储器RAM能够随时在存储器任意指定的单元中存、取信息,但系统断电后存储 信息丧失.只读存储器 ROM在系统运行中ROM只能读出指定单元中的信息但不能修 改信息,系统断电存储器的信息不会丧失.2 .存储器的地址码位数 n决定了存储器所含的存储单元的个数N N =2 n ,即存储器的字数.存储器数据线的位数m决定了存储器的字长.存储器含有的存储元总数称为存储容量M, M = NX m 容量等于字数乘以字长.3 .当存储

13、系统的信息字数或字长超过所选存储器的的字数或字长时需要扩展.扩展需要的存储器数量=扩展后的总存储容量一单片存储器容量.第九章1 . R-2R倒T形电阻网络D/A转换器的输出电压范围与参考电压的幅值有关,转换分辨率 取决于输入数字码的位数.2 .数模转换器输出的模拟电压Uo与输入的数字值 Nd成正比,Uo=NdUlsb；其中分辨电压U refU LSBn-,Uref ZE参考基准电压.2u i3 .模数转换器的输出数字值Nd ,根据量化方式不同 Nd的取值可以去零留整或四U LSB舍五入,转换误差产Ui-NDULSB.模数转换器的最大输入电压Uimax=ULSB (21),n UefULSB (21)- Uef.2n4 .并行ADC的转换速度最快,但分辨率提升时器件本钱剧增.