组合逻辑电路设计之全加器、半加器

1、班级 姓名 学号 实验二 组合电路设计一、 实验目的（1） 验证组合逻辑电路的功能（2） 掌握组合逻辑电路的分析方法（3） 掌握用SSI小规模集成器件设计组合逻辑电路的方法（4） 了解组合逻辑电路集中竞争冒险的分析和消除方法二、 实验设备 数字电路实验箱，数字万用表，74LS00，74LS86三、实验原理1组合逻辑概念 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路的过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单

2、的组合逻辑电路。 组合电路的输入信号和输出信号往往不只一个，其功能描述方法通常有函数表达式、真值表，卡诺图和逻辑图等几种。实验中用到的74LS00和74LS86的引脚图如图所示。2.组合电路的分析方法。 组合逻辑电路分析的任务是：对给定的电路求其逻辑功能，即求出该电路的输出与输入之间的关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。分析一般分为一下几个步骤：（1） 由逻辑图写出输出端的逻辑表达式，简历输入和输出之间的关系。（2） 列出真值表。（3） 根据对真值表的分析，确定电路功能。3.组合逻辑电路的设计方法。组合逻辑电路设计的任务是：由给定的功能要求，设计出相应的逻辑电路。一般

3、设计的逻辑电路的过程如图：逻辑电路图实际问题真值表卡诺图化简最简逻辑表达式逻辑代数化简（1） 通过对给定问题的分心，获得真值表。在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量直接的逻辑关系问题，其输出变量之间是否存在约束关系，从而过得真值表或简化真值表。（2） 通过卡诺图化简或逻辑代数化简得出最简与或表达式，必要时进行逻辑式的变更，最后画出逻辑图。（3） 根据最简逻辑表达式得到逻辑电路图。四实验内容。1.分析，测试半加器的逻辑功能。（1）用74LS00组成半加器电路如图所示。写出逻辑表达式，验证逻辑关系。（2）用异或门74LS86和74LS00组成半加器，自己画出电路，将测试结

4、果填入自拟表格中，验证逻辑关系。其真值表为：MABSCO0000000110010100110110000101111101011100所以S的卡诺图为：B MA000111100011011001CO的卡诺图为：B MA000111100000010101推出其S逻辑表达式为： 实验结果：由ISIS professional 软件仿真其电路的结果如图所示：2.分析，测试全加器的功能：（1）用74LS86和诺干与非门无组成全加器。要求设计的逻辑门数量最少。其真值表为：MABCi-1SCi+1000000000110001010001101010010010101011001011111100000100110101010101101110010110101111001111111S的卡诺图为：BCi-1 MA00011110000110011011110110101001Ci-1的卡诺图为BCi-1 MA00011110000000010110111111100110推出其逻辑表达式为 ：由ISIS professional 软件仿真其电路的结果如图所示五、实验问题及讨论1、 最简的组合电路是否就是最佳的组合电路？ 否.因为，简单的方案有可能存在竞争冒险现象，因此效果不好。在有的组合逻辑